PLD를 이용한 회로구성

Chapter 1. 관련 이론(Theoretical Background)
☆ 실험목적 ☆
Programmable Logic Device에 대한 개념과 사용방법을 익힌다.
추후 CPLD나 FPGA등과 같은 대규모 PLD 소자를 사용하기 위한 기초를 마련한다.

☆ 기초이론 ☆
1) PLD
PLD(Programmable Logic Device)는 주로 AND 게이트왿� OR 게이트의 배열(array) 구조를 갖는 IC이며 각 게이트 입력에 퓨즈링크(fuse-link)가 연결되어 있어 사용자가 프로그램에 의해 적당한 곳의 퓨즈링크를 전자적으로 끊음으로써 적의 합(sum of product)의 형식으로 된 조합논리함수를 구현 할 수 있다. PLD의 경우 프로그램에 의한 내부 회로를 구성하기 때문에 기존의 TTL을 사용하는 회로들 보다 실장 밀도가 높고 회로 변경이 가능하며 회로의 기밀을 유지 할 수 있다는 장점을 지닌다.

<조교님께서 직접 설명해 주셨듯이 회로를 일일이 AND,OR,NOR,NAND로 구성하기 어려우므로 더 개량된 형태인 PLD를 이용하는데, 이는 우리가 소자의 내부구조를 미리 컴퓨터로 구성한 뒤에 이를 바탕으로 소자에 입력하여(구워쓰는)사용할 수 있는 제품을 말한다.>

2) PLD의 종류
(1) PROM(Programmable ROM)
PROM은 디코더의 역할을 하는 고정 AND 배열과 프로그램이 가능한 OR 배열로 구성되어 있다. PROM은 주로 주소 지정 메모리로 사용되며 고정된 AND 게이트의 제약 때문에 논리소자로는 사용하지 않는다.
(2) PLA(Programmable Logic Array)
AND 입력과 OR 입력 양쪽을 다 프로그램 할 수 있어서 가장 융통성 있게 프로그램 할 수 있으나 동작속도왿� 집적도가 저하된다는 단점이 있다.
(3) PLE(Programmable Logic Element)
AND 입력은 고정되고 OR 입력만을 프로그램 할 수 있는 PLD 이다.