디��털공학실험 11장 갿�산기 및 크기 비교기 (예비)

■ 관련이론
이번 실험에서는 두 개의 중요한 MSI 회로인 4비트 갿�산기(adder)왿� 4비트 크기 비교기(magnitude comparator)를 소개한다. 캐리(carry) 예견 기능을 갖춘 4비트 갿�산기의 TTL 버전은 7483A이다. 이 소자에 대한 진리표는 부록 A에 나왿� 있다. 4비트 크기 비교기의 TTL버전은 7485로 A>B, AB, A 갿�산기왿� 비교기에서 핀 명칭을 부여하는 방법에는 차이가 있다. 4비트 갿�산기에는 최하위 비트이므로 0이라는 아래첨자(C0)를 붙이는 캐리 입력(carry-in)이 있다. 그 다음의 최하위 비트는 더해지는 두 개의 4비트 수에 포함되어 있어 1이라는 첨자로 식별한다(). 비교기에는 캐리 입력이 없으므로 최하위 비트는 0이라는 첨자로 표기한다().
이번 실험에서는 4비트 2진 코드를 Excess-3 코드로 변환하는데 갿�산기왿� 비교기를 사용한다. 이 접근 방식은 다소 정통의 방식은 아니나 갿�산기왿� 비교기가 어떻게 동작하는지를 잘 보여준다. 이 기술은 좀더 큰 2진수에도 적용될 수는 있으나 그 경우에는 보다 나은 방법들이 알려져 있다. 이번 실험에 익숙해지도록 하기 위해 다음의 예제에 유사한 회로를 묘사해 보았다



예측 자리올림수 장치
복수 자리올림수 예측 갿�산기를 조합하여 더 큰 갿�산기라도 만들 수 있다. 이것은 더 큰 갿�산기를 만드는 복수단계에 사용할 수 있다. 예시로, 아래의 갿�산기는 자리올림수 예측 장치의 두단계왿� 16 4비트 자리올림수 예측 갿�산기를 사용한 64비트 갿�산기이다.
64비트 갿�산기
감산기
일반적으로 감산은 갿�산기에 옮계서 계산할 수 있다. 우선은 이해하기 쉽게 십진수로 생각해 보자.
예시로 4자리수의 "5714 - 2840"라는 계산을 생각하자. 이 감산을 직접 계산하는 대신에 이 식을 "5714 + 1 + (9999 - 2840) - 10000"라고 고쳐써 보자.
"9999 - 2840"의 부분은 "7159"이지만, 9999에서 4자리수를 빼는 경우에 자리빌림수가 발생하지 않기 때문에 다른 자리수를 고려할 필요가 없고, 각 행마다 "9-2", "9-8", "9-4", "9-0"을 행하면 된다. 즉 "더하면 9가 되는수"에 각 비트를 옮겨놓는것 만으로 "9999 - 2840"의 계산을 할 수 있게 된다.
즉, 위의 감산은 다음의 순서로 계산할 수 있게 된다.
1: 피감수 2840의 각 비트를 보수화 한다. → 7159
2: 거기에 1을 더한다. → 7160
3: 거기에 감수 5714를 더한다. → 12874
4: 마지막으로 10000을 뺀다.