다단증폭기

3. 내용
차동 증폭기 설계 (첫째단)
R2, R3는 동일한 20KΩ을 사용하였고 Q1, Q2는 Q2N3904를 사용하였습니다.
V1,V2는 다른방향으로 입력 들어갔고, 주파수는 100Hz, 전압은 100mV 인가했습니다.
입력전류는 Q4에서부터 올라온 0.5mV가 Q1,Q2각각 0.25mV씩 분배되었습니다.
Vout은 10.4V가 나왔습니다.
(이후 계산을 쉽게하려고 10V에 최대한 맞추려 노력했습니다.)

Level Shift(둘째단)
신호의 직류 레벨DC값은 위치를 변화시켜 주는데 연산증폭기의 출력단자는 플러스왿� 마이너스 전압 양쪽으로 스윙하기에 DC 0V를 기준으로 맞추려 노력했습니다.
-실험 회로도.

Emittor Follow(셋째단)
출력에 있어 완충작용을 한다.
Vbe(베이스 에미터 전압)을 0.7로 맞추기 위해 R4를 조정하였다.

5.결론 및 고찰
실제 출력 파형을 관찰하여 나온 이득 배가 증폭되었고,위의 이론치로 계산한 결과 A = 656.61로 비록 차이는 조금 있지만 대략적으로 비교하는데 문제가 없었습니다. 차동증폭기에 이은 다단증폭기를 사용함으로서 각각의 단에서 증폭이 일어나 한 개의 단에서 가질 수 없는 증폭을 일으 킬 수 있음을 확인했습니다.
올해 3학년 2학기는 전자회로, 시스템공학, 마이크로파공학, 마이크로 프로세서 등 설계 과목이 많은 한해였습니다. 일반 레폿트왿�는 달리 설계과목들의 설계는 점수 비중도 높고, 손도 많이 가는지라 시간도 많이 쓰고, 노력도 많이 했지만, 그만큼 많이 배우지 않았나 생각합니다. 설계과정에서 PSPICE를 사용하지 않고 기존에 개인적으로 사용하던 ORCAD의 Capture의 Schematic을 사용했는데 PSPICE도 같이 병행해서 작업해 본 결과 몇가지 사항은 PSPICE8.0 버전이 나은점이 있었으니 후에 나온 ORCAD10.5버전이 인터페이스 면이나 그타 회로단자를 검색해서 불러오는 점에서는(자주 사용하는 Library를 정리해둔게 있어서) 더 편하게 작업할수 있지 않았나 싶습니다.