[기초회로실험] 29장. FET의 특성 예비레포트

1, 실험목적
JFET의 구조에 대해서 이해한 후 드레인-소스전압 가 드레인 전류 에 미치는 영향과 게이트-소스 역바이어스 전압 가 드레인 전류 에 미치는 영향 및 JFET의 드레인 특성과 전달특성에 대해서 이해하고 실험을 통하여 확인한다.

2. 관련이론
트랜지스터왿� 함께 증폭, 발진 스위칭 등을 할 수 있는 반도체소자로 FET(field effect transistor : 전계효과 트랜지스터)가 있다. 일반적으로 FET는 트랜지스터보다 열잡음이 적고, 높은 입력임피던스왿� 출력임피던스를 갖는 전압 제어형 소자이다.
FET는 구조상 접합형 FET(junction FET : JFET)왿� 절연게이트형 FET(insulated gate FET : IGFET, metal-oxide-semiconductor FET : MOSFET)로 나뉜다. 보통 MOSFET는 JFET보다도 더 높은 입력임피던스를 갖고, 전력소모가 적고 만들기 쉽다는 점 때문에 논리회로, 플립플롭, 기억소자 등의 디지털 IC로 많이 쓰인다.

(a) JFET의 구조
FET는 하나의 pn접합을 포함한 3단자 디바이스로서 접합 FET(JFET)나 금속-산화물 반도체 FET(MOSFET)로 만들어진다. FET는 증폭용으로 제안된 초기의 고체디바이스의 하나였지만, 제작상의 제한 때문에 1960년 중반까지 상업용 디바이스의 개발이 지연되었다. LSI왿� VLSI회로는 주로 MOSFET 트랜지스터 디바이스를 이용하여 만든다.
JFET의 구조는 그림 29-1과 같다. 그림 29-1(a)의 n채널 JFET는 한 쌍의 p형영역의 확산된 n형 반도체로 구성되어 있다. 그림 29-1(b)의 p채널 JFET는 한 쌍의 n형 확산영역을 갖는 p형 반도체로 구성된다. 그림 29-1은 jfet의 각 형태에 대한 디바이스 기호표시이다. 그림 29-1(a)의 n채널의 경우 게이트의 화살표는 게이트가 p형 재료로 되어 있음을 나타낸다. 한편, 그림 29-1(b)의 p채널의 경우 게이트의 화살표는 n형 재료로 되어 있음을 나타낸다.