[한양대 Erica 기초회로실험 17년도 A+] OP Amp의 특성

연산 증폭기(OP-Amp, Operational amplifier)는 한 개의 차동 입력과, 대개 한 개의 단일 출력을 가지는 직류 연결형(DC-coupled) 고이득 전압 증폭기이다. 하나의 연산 증폭기는 그 입력 단자 간의 전압 차이보다 대개 백배에서 수 천배 큰 출력 전압을 생성한다.

연산증폭기는 다양한 종류의 전자 회로에서 중요한 구성 요소(building block)이다. 연산증폭기는 그 기원이 선형, 비선형, 주파수 의존 회로에 쓰이던 아날로그 컴퓨터에 있다. 이득과 같은 최종 요소의 특성이, 온도 변화왿� op-amp 자체의 불균일한 제조상태에 거의 의존하지 않고, 외부 부품(component)에 의해서 설정되기 때문에 회로 설계에서 인기가 있다
같은 회로에서 2개의 입력 단자는 왼편에 있으며 오른쪽 단자 1개가 출력 단자이다. +기호가 있는 단자는 반전되지 않은 입력 또는 비반전 입력을 나타내고 -기호가 있는 단자는 반전된 입력을 표시한다.

<중 략>

두 번째 실험에서는 R2의 크기가 1K 옴으로 R1과 같은 크기의 저항을 갖고 하는 실험이었다. 이 실험에서는 주파수가 낮을 때에는 입력 전압의 크기왿� 출력 전압의 크기가 서로 같은 모습을 보여주었다. 하지만 주파수가 증가할수록 출력 전압의 크기는 작아지는 모습을 관측할 수 있었으며, 특정 주파수를 넘어가는 순간 급격하게 출력전압의 크기가 떨어지는 것을 관측할 수 있었다.

두 번째 저항의 크기가 증가하게 되면 연산증폭기의 기능이 제대로 작동하지 않는다는 사실을 알 수 있었다. 위 경우에서는 R1과 R2가 같은 경우여서 OP Amp가 가장 잘 동작하는 낮은 주파수에서 입력 전압의 크기가 출력전압의 크기가 같은 상태에서 시작하기 때문에, 주파수가 커지면 출력전압은 오히려 감소하는 모습을 관찰할 수 있었던 것 같다. 주파수가 계속해서 커지게 되면 전달함수의 값이 어느 값으로 수렴하게 되면서 출력전압도 같이 어느 값으로 수렴하게 될 것이라 생각된다.