<A+> 플립플롭 실험보고서 (예비, 결과)

1. 실험 제목 : RS왿� D 플립플롭 실험

2. 실험 목적
가. 실험 목적
1) RS(reset-set) 플립플롭(flip-flop)의 구성원리왿� 동작논리를 이해한다.
2) D(data) 플립플롭의 구성원리왿� 동작논리를 이해한다.

3. 실험 이론 :

가. 플립플롭
1) 플립플롭은 두개의 안정 상태, ‘1’을 의미 하는 set왿� ‘0’을 의미하는 reset 중 어느 한 쪽을 보존한다. 플립플롭에는 클럭신호에 의해 동작하는 synchronous(동기식) 플립플롭과 클럭신호가 없는 asynchronous(비동기식) 두가지가 있다. 의 안정된 두 가지 상채를 유지하는 회로이다.
플립플롭에는 입출력의 동작틍성에 따라 S-R, J-K, D, T 등이 있다.

나. SR 플립플롭
1) SR(set-reset) 플립플롭은 set(S)왿� reset(R)라는 두 개의 입력과 두 개의 출력 Q왿� Q’를 가진다. SR-FF 는 NOR게이트를 이용해 만든 것과, NAND게이트를 이용해 만든 것 두가지가 있다.

가) NOR SR-FF

NOR SR-FF 같은 경우 다음 그림 1과 같은 회로를 가진다.

NOR SR-FF은 다음과 같이 작동한다.

R = 0, S = 0 인 경우 Q는 이전 상태왿� 같으며,
R = 1, S = 0 인 경우 Q가 0으로 reset되고 Q’가 1로 set되며
R = 0, S = 1 인 경우 Q’가 0으로 reset되며 Q가 1로 set되며
R, S 둘 다 1인 경우는 허용되지 않는다.

나) NAND SR-FF

NAND SR-FF 같은 경우 다음 그림 2과 같은 회로를 가진다.

NAND SR-FF은 다음과 같이 작동한다.

R = 1, S = 1 인 경우 Q는 이전 상태왿� 같으며,
R = 1, S = 0 인 경우 Q’가 0으로 reset되고 Q가 1로 set되며
R = 0, S = 1 인 경우 Q가 0으로 reset되고 Q’가 1로 set되며
R, S 둘 다 0인 경우는 허용되지 않는다.