아주댿�학껓 기계공학기초실험 - 증폭기 실험 주파수 특성 실험

1. 실험 목적
OP amp를 이용하여 회로에서 전압의 증폭원리를 이해하고 회로의 구성에 따라 출력신호가 어떻게 달라지는지를 알아본다.

2. 실험 이론
연산증폭기(OP Amp)는 +입력단자왿� –입력단자에 인가된 전압의 차이를 일정한 비로 증폭하여 출력단자로 보내는 기능을 갖고 있다. 이 연산증폭기를 적절하게 설계하면 출력단자에서 나오는 전압을 입력전압에서의 전압값과 반대부호를 가지도록 할 수도, 부호는 그대로인데 전압값만 세져서 나오게 할 수도 있다. 이 중 출력전압이 입력전압과 반대 부호를 가지도록 설계한 반전증폭기부터 살펴보자. 반전증폭기는 closed-loop 회로를 구성하여 사용한다. closed-loop 회로란 출력전압을 다시 입력단자로 연결한 것을 의미한다. OP Amp를 해석하기 위해서는 두 가지 규칙이 전제되어야 하는데 그 규칙들은 다음과 같다. 첫째. +입력 단자왿� –입력단자의 전압은 같다. 둘째. 입력단자로는 전류가 들어가거나 나오지 않는다. 이 규칙들을 이용하여 반전증폭기의 회로를 해석해보면 규칙 1에 의해 +입력단자가 접지이므로 –입력단자도 접지이다. 따라서 저항 R1 양단의 전위차는 이고 저항 R2 양단의 전위차는 이다. 또한 규칙 2에 의해 –입력단자로의 전류 유입과 유출이 없으므로 회로에 대해 키르히호프 법칙을 적용해보면 이 되고, 이 식을 정리하면 이 된다. 따라서 출력전압은 입력전압과 반대부호를 가진 채 저항 비만큼 증폭됨을 알 수 있다.
마찬가지로 비반전 증폭기에 대해서도 위왿� 같은 방법으로 회로를 해석하면 가 되며 이를 정리하면 이 됨을 알 수 있다.
한편 일반적으로 OP Amp에 사용되는 저항값의 범위는 ~ 까지이다. 저항값이 너무 낮을 경우 입력 임피던스 역시 너무 낮아져 입력신호가 왜곡될 수 있고 저항값이 너무 높을 경우 회로에 흐르는 전류가 적게 되어 외부 노이즈의 영향을 받기 쉬워지기 때문이다.