아주댿� 전자회로실험 설계2 결과보고서 CMOS 증폭단 설계

1. 실험목표
이번 실험의 목표는 여러 가지 CMOS증폭단을 설계하는 것이다.
2. 실험 이론 및 시뮬레이션
우선 실험과 최대한 동일한 조건으로 구성하고자 pspice model과 W, L의 크기를 조절했다.
.model MbreakND NMOS
+ Level=1 Gamma= 0 Xj=0
+ Tox=1200n Phi=.6 Rs=0 Kp=111u Vto=1.3 Lambda=0.01
+ Rd=0 Cbd=2.0p Cbs=2.0p Pb=.8 Cgso=0.1p
+ Cgdo=0.1p Is=16.64p N=1

W = 50um L = 10 um

.model MbreakPD PMOS
+ Level=1 Gamma= 0 Xj=0
+ Tox=1200n Phi=.6 Rs=0 Kp=55u Vto=-1.3 Lambda=0.04
+ Rd=0 Cbd=4.0p Cbs=4.0p Pb=.8 Cgso=0.2p
+ Cgdo=0.2p Is=16.64p N=1

W = 25um L = 10 um
1) CS amplifier 특성 측정

RD = 1kΩ일 때 Voutp-p = 63.625mV로 Av는 대략 0.6이었다.

RD = 5kΩ일 때 310mVp-p를 얻어 Av = 3.1[V/V]를 얻을 수 있었다.
CS증폭단의 전압이득공식은 Av = -gm(Rout//ro)이다. 전압이득의 부호가 -라서 반전된 sin파 형태를 띤다는 것을 알 수 있으며 ro는 굉장히 큰 값으로 Rout//ro = Rout으로 근사할 수 있다. 시뮬레이션 결과에서 RD의 크기를 5배 늘렸을 때 전압이득은 대략 5배 커지는 것을 확인할 수 있었다.

M1의 드레인단의 bias전압은 4.649V, bias전류는 0.3514mA이며 VGS = 2.4V이다.
2) 능동 부하 (Active-Load) 증폭단 특성

VGS = 2V일 때 Voutp-p = 194.8mV로 Av = 1.94[V/V]의 2에 조금 못미치는 값이 나왔다.

공통소스 증폭단의 전압이득은 Vout/Vin = -gmRout 이다. 실험2에서 Rout = (RD//ro)의 식으로 표현됐던 것과 달리 RD대신 PMOS를 사용했다.