[붿�산대 이학전자 A+] 555 timer 1

1. 실험 목적
- 555 timer의 이해
- 555 timer를 이용한The 555 Monostable Circuit의 이해
- 555 timer를 이용한 Not Gate의 이해

2. 실험이론
1) 555 Timer
555 Timer는 [그림1]의 Circuit을 기반으로 하는 Integrated Circuit으로, V_cc를 Voltage Divider 로서 5kΩ 3개로 3분할하여 활용한다.
555Timer는 내부에 Not Gate의 원리왿� 2개의 비교기 (Comparator)왿� RS flip-flop 그리고 방전용 Transistor로 구성된다. 이러한 기능을 바탕으로 555timer는 직접회로에서 타이머, 펄스 생성 및 발진 애플리케이션, 시간 지연, 발진기 및 flip flop을 회로에 제공하는 요소로 작동할 수 있다.

2) 555 Monostable Circuit
555 Timer를 이용한 Circuit으로 두 개의 비교기 입력단을 보면, Comparator 1 의 반전(Inverting) 입력단에는 2/3 V_CC가 Comparator 2 의 비반전(Non-Inverting) 입력단에는 1/3 V_CC의 기준전압이 인가된다. Trigger 입력을 S_1이 Open된 초기에 Pull-up 저항 R2에 의해 Trigger 입력이 “High"가 되고. flip-flop의 ”/Q"를 Inverting buffer를 통해 출력하므로 “Low"가 된다. S1을 닫으면 Trigger 입력단이 ”Low"로 떨어지는데 두 개의 비교기 입력단을 보면, Comparator 1 의 반전(Inverting) 입력단에는 2/3 V_CC가 Comparator 2 의 비반전(Non-Inverting) 입력단에는 1/3 V_CC의 기준전압이 인가된다.
Trigger 입력을 S1이 Open된 초기에 Pull-up 저항 R2에 의해 Trigger 입력이 “High"가 되고. flip-flop의 ”/Q"를 Inverting buffer를 통해 출력