Op-Amp를 이용한 다양한 Amplifier 설계

1. 서론
연산증폭기는 두 개의 입력 차 전압과 한 개의 출력을 갖는 DC coupled 이득 전압 증폭기이다. 연산 증폭기는 입력 전압 차이보다 100배이상 큰 출력 전압을 생성한다.
이왿� 같은 연산 증폭기는 다양한 종류의 전자회로에서 중요한 구성요소 이다.
또한 온도변화, op amp의 불균일한 제조상태에 의존하지 않고 외부 부품에 의해 설정되기 때문에 회로에서 인기가 있으므로 실습을 통해 직접 설계하는 것이 의미가 클 것이다.

2. 준비물 및 유의사항
Function Generator 1대
Osilloscope(2channel) 1대
DC Power Supply(2channel) 1대
Op Amp
LM741CN 2대
DMM 1대
Resistor 1㏀, 10㏀, 100㏀, 1㏁, 5% 1대
Variable Resistor 가변저항 20㏀, 1/2W 4개
점퍼선 다수

3. 설계실습 계획서
3,1 센서 측정 및 등가회로
출력신호가 주파수 2 KHz의 정현파인 어떤 센서의 출력전압을 오실로스코프(입력임피던스 = 1 MΩ)로 직접 측정하였더니 peak to peak 전압이 200 ㎷이었고 센서의 부하로 10 KΩ 저항을 연결한 후 10 KΩ 저항에 걸리는 전압을역시 오실로스코프로 측정하였더니 peak to peak 전압이 100 mV이었다.

(A) 센서의 Thevenin 등가회로를 구하는 과정을 기술하고 센서의 Thevenin 등가회로를 PSPICE로 그려서 제출한다.

< 중 략 >

(B) 2 KHz에서 목표 출력전압과 시뮬레이션 출력전압이 다르면 그 이유를 기술한다.

Ideal OP Amp는 입력 임피던스가 무한대이라서 공급 전원이 OP Amp 내부로 유입되지 않고, 출력 임피던스의 값은 0이다. 하지만 실험에서 사용한 OP Amp는 ideal하지 않기 때문에 한계로 인해 높은 입력 임피던스왿� 매우 작은 출력 임피던스를 가지므로 목표한 출력전압과 다를 수 있다.2