서욶시마댿� 전전설2 Lab-01 결과리포트 (2020 최신)

1. 실험목적
디지털 설계의 장점과 TTL gate의 특성을 이해하고 OR gate, XOR gate, 가산기 등 여러 논리회로를 디자인한 후 실제로 설계하여 실험능력을 함양한다.

2. 배경이론 및 사전조사
디지털 설계는 다양한 장점이 있다. 1에 대응하는 high값, 0에 대응하는 low값만 중요하기 때문에 전류나 전압값이 정확해야 할 필요가 전혀 없다. 또한 집적효율적이어서 작은 공간에 많은 데이터를 저장할 수 있고 디지털화하여 신호를 전달하므로 주변 잡음에 의한 데이터 변형의 가능성도 상당히 적다.
디지털 설계의 방식에는 크게 두 가지가 있다. 먼저, Standard logic IC를 이용하는 경우 비교적 간단한 논리 회로를 구현할 수 있다. Standard logic IC에는 TTL 패밀리왿� CMOS 패밀리가 있다(첫 주 실험은 TTL 이용). 이에 반해 ASIC 방식은 복잡한 논리 회로를 구현할 때 사용되고 빠르게 동작한다는 장점이 있다. ASIC 방식 중 Full custom IC는 대량 생산에 특화되어 있고 단가가 싼 장점이 있지만 한번 만들어지고 나면 수정이 불가능하다는 단점이 있다. 반면 ASIC의 또다른 방식인 FPGA는 수정이 여러 번 가능하다. 따라서 개발 초기 단계에는 FPGA를 쓰고 대량생산이 필요한 단계에서는 Full custom IC를 주로 쓴다.
이번 실험에서 사용하는 TTL gate는 논리 게이트를 내장한 표준 IC로 내부에 수많은 트렌지스터가 존재한다. 주로 74시리즈가 사용되고 일반적인 GATE 구성은 아래왿� 같다.
이번 실험에서 사용하는 7432, 7486, 7408 모두 위왿� 같은 GATE 구성을 따른다. 즉, 1,2입력 - 3출력 / 4,5입력 - 6출력 / 7 GND / 13,12입력 - 11출력 / 10,9입력 - 8출력 / 14 Vcc 인 것이다.
이번 실험에서는 입력부에 스위치를 사용하여 high, low값 중 하나가 입력되게 한다.