트랜지스터 특성 실험

실험 1. 클램퍼 회로 (예비보고서)

※씄험��적
1. 클램퍼의 출력 전압을 계산하고, 측정한다.
2. PSpice를 이용하여 클램퍼 회로의 시간 영역(과도) 해석을 수행한다.

※관련이론
이전의 클리퍼 회로가 입력에 대해 필요 없는 부분을 잘라내어 출력 전압을 조절하는 방식을 사용했다면 이번 클램퍼 회로는 입력에 특정한 레벨의 전압을 가감하여 파형의 형태를 변화시키지 않고 상하로 이동시키는 회로를 말한다. 이것을 위해 구조적으로는 커패시터를 사용하며 파형의 측면에서는 파형의 형태가 변했는지 그리고 피크에서 피크까지의 전압 차가 같은지를 통해 클리퍼왿� 클램퍼 회로를 쉽게 구분할 수 있다.

<중 략>

실험1. 클램퍼 회로 결과보고서

실험 목적 : 클램퍼의 출력 전압을 계산하고 측정한다.
※씄험순서
-R, C, 다이오드를 이용한 클램퍼
이왿� 같이 회로를 구성할 경우 양의 반주기에서 Si다이오드가 단락되어 커패시터왿� 다이오드로만 전류 루프가 구성된다. 이때 문턱전압 +0.7[V]가 존재하여 출력으로 나타나고 +3.3[V]만큼 커패시터에 전압이 충전될 것이다. 음의 반주기에서 다이오드는 역방향이므로 개방되고 커패시터왿� 저항으로 루프가 구성되는데 이 때 입력단과 커패시터의 충전된 전압의 극성이 같으므로 합해진 –7.3[V]만큼 출력으로 나타날 것이다.

실험결과 양의 반주기에서 +0.56[V]가 음의 반주기에서 –7.76[V]가 측정되었다.

-다이오드의 방향 반대
위 6.1회로에서 다이오드를 그린 것과 같이 구성한 회로다.
이 경우 음의 반주기에서부터 생각해 보면
음의 반주기에서 다이오드가 순방향으로 0.7[V]가 걸려 출력단에서는 –0.7[V]가 측정되고 커패시터에는 이전과 반대 극성으로 3.3[V]가 충전되게 된다. 양의 반주기에서 입력 전원과 커패시터에 충전된 극성이 같아지므로 출력단에 +7.3[V]가 걸리게 된다.
실험 측정 결과 양의 반주기에서 +7.6[V]가 걸렸고 음의 반주기에서 –0.72[V]가 측정되었다.