[A+]중앙댿� 아날로그및덜짿�털회로설계 실습 예비보고서11 카운터 설계

1. 실습을 위한 이론적 배경
JK Flip Flop : RS 플립플롭에서 set 과 reset 에 동시에 1 이 들어왔을 때의 문제를 보완하기 위해 설계된 회로이다 J 왿� K 는 R S 의 R 과 S 에 대응되고 둘 다 1 이면 출력이 반전된다
- 74 H C73 (JK Flip Flop) : dual JK Flip Flop 칩인 74 H C73 은 clock 의 falling edge 에서 값이 변하도록 설계되어 있다 74 H C73 은 CLR 입력핀을 가지고 있으며 CLR= L OW 이면 다른 입력핀의 상태에 관계없이 Q=LOW, Q’=High 의 상태가 된다

위 그림을 보면 알 수 있듯 CLK 왿� CLR 에 complement 처리 되어있다

진리표를 보면 CLR 이 High 이면 동작 방식이 원래 알고 있는 JK F lip F lop 의 동작 방식과 동일하다

<중 략>

4. 실습 계획서
4.1 4진 비동기 카운터
- 이론부의 그림 14-2의 비동기식 4진 카운터에 1Mhz의 구형파를 인가할 때, Q1 신호의 주파수왿� Q2 신호의 주파수를 구한다. 또한, 입력 신호, Q1 신호, Q2 신호의 파형을 함께 구한다.
4.2 8진 비동기 카운터 설계
- 8진 비동기 카운터의 회로도를 그린다. 단 CLK 입력에 클럭 입력 대신 버튼 스위치를 연결하여 버튼을 누를 때마다 카운트가 증가하도록 설계한다. 또한, Q1, Q2, Q3 출력 신호에 LED를 연결하여 카운터의 상태에 따라 LED에 불이 들어오도록 연결한다.
4.3 10진 비동기 카운터 설계
- 16진 비동기 카운터왿� 리셋 회로를 이용하여 10진 비동기 카운터의 회로도를 그린다. 4-2의 경우왿� 마찬가지로 버튼 입력에 따라 카운트가 증가하도록 설계한다.
4.4 16진 비동기 카운터 설계
- 그림 11-1의 8진 동기 카운터의 회로도를 참고하여 16진 동기 카운터의 회로도를 그린다.(동기 카운터의 경우, Function generator를 사용할 예정이므로 버튼 스위치는 필요 없음)