[A+결��보고서] 실습 7. 논리함수왿� 게이트

본 설계실습에서 무엇을 하였으며 그 결과는 어떤가? 수치를 포함하여 요약한다. 설계실습계획서에서 설계한 회로왿� 실제 구현한 회로의 차이점을 비교하고 이에 대한 이유를 서술한다. 설계실습이 잘되었다고 생각하는가? 실습이 잘 되었거나 못 되었다면 그 이유를 생각하여 서술한다.
본 설계 실습의 목적은 여러 종류의 게이트의 기능을 측정하여 실험적으로 이해하는 것이다.
(A) 에서는 AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 등가회로를 구성하여 각 진리표에 따라 출력 결과를 LED의 발광 여부를 통해 확인하였다. 구성한 NAND, NOR, XOR 게이트 모두 진리표 대로 정상적으로 동작하는 것을 확인하였다.
(B) 에서는 NAND 게이트 만을 사용하여 AND, OR, NOT 게이트 등가회로를 구성하였고 NAND, NOT 게이트만을 사용하여 3입력 NAND 게이트 등가회로를 구성하였다. 본 실습은 PSpice를 통해 진행하였으며 등가회로를 구성하는 과정에서 드모르간 법칙을 활용하여 원하는 최종 출력을 갖는 등가회로를 구성하였다.
(C) 에서는 AND 게이트왿� OR 게이트 3 개를 각각 직렬로 연결하고 시간 딜레이를 측정하였다. 측정 결과 AND 게이트왿� OR 게이트의 시간 딜레이 차이는 192us로 매우 작은 결과가 나왔다. 이는 육안으로는 판별하기 힘든 수치이며 AND 게이트 2개, OR 게이트 1개를 직렬로 연결하여 시간 딜레이를 측정하였을 때도 매우 작은 수치가 나왔다. 이를 통해 소자 내 시간 딜레이는 매우 작은 것을 알 수 있었으며, 시간 딜레이가 다르게 측정되는 이유는 breadboard 내 연결 위치왿� 점퍼선 metal의 capacitance왿� resistance로 인한 것으로 추측할 수 있다.
(D) 에서는 74HC00 칩의 Vcc 전압을 5V 에서 0V로 변화시키며 NAND 게이트가 정상적으로 동작하는 최소 Vcc 전압을 측정하였고 0.8V로 측정되었다.