[전자전기실험]전자전기실험 예비리포트 연산증폭기 응용실험

(1) 발진기
1) 증폭기왿� 달리 인가된 신호없이, 스스로 출력전압을 발생시키는 회로를 발진기라고 한다. 발진을 시키는 원리에 따라서 여러 종류의 발진기가 있지만, 연산 증폭기를 이용한 경우에는 보편적으로 다음의 발진조건을 사용한 발진기가 사용된다. 주증폭기의 이득을 1) 라 하고, 귀환회로의귀환량을 1) 라고 할 때 발진이 되기 위한 발진조건은

로 주어진다. 이득과 귀환량의 곱인 를 루프이득이라고 한다. 위의 식을 만족하는 주파수는 한 개일 수도 있고, 두 개 이상일 수도 있다. 만약 두 개 이상의 주파수가 나올 경우에는 발진기 출력에는 기본파왿� 고조파의 합으로 주어진다. 그 결과 출력전압은 완전한 정현파가 되지 못하여 이는 바람직하지 않다. 그러나 주증폭기왿� 귀환 회로가 갖는 주파수 응답 특성상 두 개 이상의 주파수가 동시에 위의 식을 만족시키기는 극히 힘들다.
2) 회로도 3과 같은 기본 구형파 발진기는 신호가 없이도 발진하는 회로이므로 이장 발진기(relaxation oscillator)라고도 한다. 출력은 양 입력에 귀환 되므로 출력 주파수는 저항 R과 연결된 커패시터 C의 충방전에 의해 결정된다. 출력 주파수는 2) 이다.
저항 과 의 수치는 , 긜고 는 의 배～배로 설계되어야 한다.
경우에 따라 실제 출력 파형은 그 최대왿� 최소값에서 짤린 삼각파가 되는 데, 이것은 741 연산 증폭기의 회전 비율(slew rate)로 인해 발생하는 현상이다. 0.0047의 커패시터에 대해서는 21KHz․V정도이다.
1. 평가문제
(1) 적분기
1) 적분기에서 귀환 저항 1) 를 다는 이유는 무엇인가?
귀환 소자가 커패시터이기 때문에 커패시터가 개방회로처럼 동작하는 직류에서는 부귀환이 없다. 즉 입력 신호에 포함된 어떤 작은 직류 성분이라도 이론적으로는 무한대의 출력을 산출할 것이다.(실제로는 포화된다) 이 결함을 해결하기 위해 저항기 를 적분기 커패시터 에 병렬로 연결한다. 저항기 는 직류에서 귀환 루프를 폐쇄하고 적분기에 의 유한 직류이득을 제공한다.
2) 입력 신호 주파수가 2) 보다 낮을 경우는 어떻게 동작하는가?
보다 낮은 주파수에서는 회로도 1의 전압 이득은 과 같은 반전 증폭기가 된다.
3) 적분기에서 입력 바이어스 전류에 의한 전압을 작게 만드는 방법은 무엇인가?
비반전 입력단과 그라운드 사이에 저항 ()를 연결해서 줄여줄 수가 있다.