[전자회로실험]2.연산증폭기기초씄험(예비)

1. 목 표
이상적인 Op Amp를 통해 전압폴로워 및 반전과 비반전을 비롯한 특성을 이해하고 Op Amp회로를 해석 하는데 기본이 되는 원리를 파악하여 그것을 이용한 가산증폭기왿� 감산증폭기의 경우에 대하여도 생각해 볼 수 있다.

2. 배경이론 및 요약
■ 전압폴로워(Voltage follower)
OP Amp를 이용한 회로중 그 이득이 1인 다윈 이득을 갖는 비반전 증폭기를 전압 폴로워라고 한다. 이 회로의 입력임피던스는 비반전 증폭기왿� 같이 매우 크며, 출력 임피던스는 연산 증폭기의 고유 출력 임피던스를 개방 루프이득으로 나눈값이 된다. 이 회로는 입력 임피던스가 크고, 출력임피던스가 매우 작으므로 어떤 입력신호를 부하에 가하기 전에 완충시키는 작용을 한다. 그러므로 전압이득은 1이 된다.

■ 비반전 증폭기(non-inverting amplifier)
입력신호가 비반전(+)입력에 가해지는 것을 비반전 증폭기라 한다. 저항으로 이루어진 입력소자왿� 궤 환소자가 출력전압의 일부를 연산증폭기 입력단자로 궤환시킨다.(반전입력(-)로 궤환) 이 증폭기의 전압 이득은
전압이득 : Av = Vo/Vi = 1+R1(궤환소자)/R2(입력소자)
왿� 같으며, 아무리 입력소자를 크게 하더라도 이득은 항상 1이 되며, 입력신호가 연산증폭기의 비반전 입력측으로 인가되는 한 출력 전압의 위상은 입력전압의 위상과 같다. 다만 입력전압과 출력전압이 다 른점은 출력 전압이 입력 전압보다 1+R1/R2배가 되는것이다. 연산증폭기의 개방루프이득은 AoL은 궤 환이 없을때의 연산 증폭기의 특성을 나타낸 것이다. 폐쇄 루프이득 ACL은 궤환이 있을때의 연산증폭기 의 특성이므로 위의 전압이득은 Av=ACL=1+R2/R1 이며, 루프이득 AL은 폐쇄 루프 이득에 대한 개방 루프의 비이므로