FPGA 구조왿� 응용

FPGA(Field Programmable Gate Array)는 Field Programmable Gate Array의 준말로 임의의 논리 회로를 사용자가 의도한대로 설계하고, 작동하도록 회로에 설정하여 사용하는 것을 말한다. 또한 사용 중 설계 사항이 바뀌면 새롭게 바뀐 논리 회로를 FPGA 소자에 입력하여, 바뀐 논리 회로로 작동하도록 한다.
즉, 바꿀 수 있는 하드웨어로 볼 수 있다. FPGA는 PLA(Programmable Array Logic)을 저밀도 (Low Density) PLD(Programmable Logic Devices)로 분류함에 비하여 고밀도 PLD로 분류된다. 따라서 FPGA도 PLA왿� 마찬가지로 전기적인 퓨즈에 의한 사용자 프로그래밍으로 원하는 custom 회로를 빠른 시간에 구현할 수 있게 해준다. 그러나 PLA는 일반적으

로 AND-OR 게이트로그림 3 FPGA의 기본블럭(Altera) 된 구저적인 어레이를 취함에 따른 회로구현의 효율성이 낮은 것에 비하여 유연성 있는 논리 및 연결구조로 인하여 고성능의 회로를 구현할 수 있게 한다. 위의 그림 2은 FPGA의 개념적인 구조도를 보여준다. 그림의 logic block에는 디지털 회로를 구현할 수 있는 데이트,F/F,멀티플렉서 등이 배치되어 있다. I/O 셀에는 입력 및 출력회로의 용도에 맞게 구성하기 위한 회로들이 외부 핀들과 함께 배치되어있다.
또한 FPGA는 Array Based왿� Row Based 두 가지 방법이 있으며 구조는 Gate Array왿� 매우 흡사하지만 Program에 의해 내부 회로 배선이 연결되는 형식을 취하고 있다. FPGA는 Logic Cell 위주의 설계 방식이기 때문에 SPLD Block 내부의 배선이 외부왿� 직접 연결될 수 있도록 고안되어 있어 일반 Gate Array왿� 매우 비슷하며 Timing Simulation이 반드시 필요하다. 다른 Programmable Device에 비해 속도가 월등히 뛰어나고 집적도가 좋으며 부품 단가도 훨씬 저렴하지만 이 종류는 단 한번밖에 구울 수 없기 때문이 주로 연구 개발용보다는 제품 생산용으로 많이 사용된다. FPGA는 대개 2,000-20,000 Gates 급의 회로에 적당하며 JEDEC을 이용하여 굽도록 되어 있는 일반 PLD 종류에 비해 Programming 하는 File이 제품을 만든 회사의 고유