실험9. PLD를 이용한 회로구성

○ PLD란?
프로그램이 가능한 논리장치(PLD)는 프로그램이 가능한 전자퓨즈선으로 연결된 게이트들의 배열로 구성된 집적회로를 말한다. 따라서, 설계자는 설계를 위한 부울함수 또는 진리표를 이용하여 내부논리를 규정할 수 있다. 디지털 시스템의 설계를 위해서 PLD를 사용하게 되는데, 이것은 복잡한 논리함수를 하나의 집적회로로 프로그램할 수 있다는 장점이 있기 때문이다.
PLD는 주로 AND 게이트왿� OR 게이트의 배열구조를 갖는 집적회로이다. 초기상태의 PLD는 각 게이트입력에 전자적 퓨즈가 연결되어 있으며, 사용자가 원하는 곳의 퓨즈를 전자적으로 끊음으로써 AND-OR 연산, 즉 곱의 합형식으로 조합논리회로를 구현하게 된다.

위 그림은 PLD의 원리를 설명하기 위해 PLD의 내부구조를 보인 것으로 AND 게이트의 배열과 OR 게이트의 배열을 전자적 퓨즈를 사용하여 나타낸 것이다.
그림에서왿� 같이 AND 게이트왿� OR 게이트의 입력은 전자적 퓨즈에 의해 연결되어 있으며, 원하는 곳의 퓨즈를 끊어줌으로서 프로그램 할 수가 있다. <그림1-b>는 프로그램 된 AND-OR 게이트의 배열을 예로 나타내었다. 첫 번째 AND 게이트의 출력은 A, B, C 입력 중 A 입력과 연결돈 퓨즈가 끊겨 있으므로 B․C로 나타나게 된다. 두 번째 AND 게이트 출력은 A, B, C의 세 입력에 연결되 퓨즈가 모두 연결되어 있으므로 A․B․C로 나타나며, 세 번째 AND 게이트는 A․C로 출력된다. 또한, OR 게이트의 배열에서 첫 번째 OR 게이트의 입력은 첫 번째왿� 두 번째 의 AND 게이트 출력선과 연결되 퓨즈는 끊겨져 있으므로 결국 첫 번째 OR 게이트의 출력 Y1은 B․C+A․B․C의 합형태로 나타난다.
PLD는 세 가지 형태가 있으며 <그림2>에 나타낸 바왿� 같이 AND-OR 배열의 프로그램 가능여부로서 구별될 수 있다. 즉, 모든 PLD는 AND 게이트 배열과 OR 게이트 배열로 구성되어 있으며, 고정된 AND 배열과 프로그램이 가능한 OR 배열로 이루어진 ROM을 프로그램할 수 있는 PLD를 PLA라 하며 가장 융통성이 있는 PLD라 할 수 있다. 그리고, AND 배열만 프로그램 할 수 있고, OR 배열은 고정되어 있는 PLD를 PAL이라 하며, 일반적으로 가낭 널리 사용되고 있다.