"VHDL"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직��입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제��
- 본��
- 태그
페이짿� 수
- 전체페이짿�
- 1 페이짿� ~ 5 페이짿�
- 6 페이짿� ~ 10 페이짿�
- 직��입력 페이짿� ~ 페이짿� 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포��트
- 압축파일
- 기타
할인자료 보기

연관겿�색어

vhdl VHDL 자판기 FPGA fpga 프로젝트 신호등 회로 vhdl alu

EasyAI “VHDL” 관련 자료

+VHDL 신호등 구현등록일 2021.11.10 | 총 1,462자 | 7페이짿� | 2,000원
+VHDL을 통해 구현한 Counter등록일 2020.12.27 | 총 7,843자 | 14페이짿� | 2,000원

외 418건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

"VHDL" 검색결과 1-20 / 1,382건

판매자 표��는 다운로드시 포함되지 않습니다.

FBDtoVHDL: FPGA 개발을 위한 FBD에서 VHDL로의 자동 변환 (FBDtoVHDL: An Automatic Translation from FBD into VHDL for FPGA Development)

한국정보과학회 김재엽, 김의섭, 유준범, 이영준, 최종균

논�� | 10페이짿� | 무료 | 등록일 2025.04.21 | 수정일 2025.05.13

다운로드
비동기 순차 머신의 강인한 상태 피드백 제어 및 VHDL 구현 (Robust State Feedback Control of Asynchronous Sequential Machines and Its Implementation on VHDL)

대한전기학회 양정민, 곽성우

논�� | 8페이짿� | 무료 | 등록일 2025.05.16 | 수정일 2025.05.22

다운로드
SCA에서 C++/VHDL 구현 독립성을 보장하기 위한 미들웨어의 확장 (The Middleware Extension for guaranteeing the Implementation-Independency between C++ and VHDL)

대한전자공학회 배명남, 이병복, 박애순, 이인환, 김내수

논�� | 12페이짿� | 무료 | 등록일 2025.03.05 | 수정일 2025.03.06

다운로드
VHDL 신호등 구현

VHDL 신호등 구현목차개요 및 설계코드 구현결과 사진힘들었던 점개요 및 설계-목표 : FSM을 사용하여 신호등을 구현해야 한다.-조건신호등 1,3 과 2,4는 4초마다 녹색

리포트 | 7페이짿� | 2,000원 | 등록일 2021.11.10

다운로드 장바구니
VHDL를 이용한 FPGA설계

작년 말 비트코인 광풍으로 한국은 몸살을 앓았다.학생 직장인 너나 할거 없이 대부분 뛰어들었으며 빨리 시작한 사람들은 돈을 땄겠지만 그렇지 못하고 돈을 잃은 사람도 훨신 많기에 이러한 도박성을 가진 가상화폐의 경각심을 알리기위해 제작하게 되었다.

리포트 | 16페이짿� | 2,000원 | 등록일 2021.09.26

다운로드 장바구니
판매자 표��

VHDL을 통해 구현한 Counter

1.목적(Purpose)이번실습은 지난번 실습에서 배운 FlipFlop을 이용하여 3bit의 counter를 설계하는 실습이다. 유한상태기계(FSM)에 대한 개념을 알고, Moore machine과 Meanly machine의 작동방식을 알아보고, 차이점을 생각해 본다..

리포트 | 14페이짿� | 2,000원 | 등록일 2020.12.27

다운로드 장바구니
판매자 표��

multiplexer(멿�티플렉서) VHDL 실습보고서

)VHDL Source1-1) 2-1 multiplexer그림6. 2-1multiplexer코드2-1multiplexer 모듈입니다. 2비트의 input을 구성하고, selection

리포트 | 12페이짿� | 2,000원 | 등록일 2020.12.20 | 수정일 2020.12.27

다운로드 장바구니
10장 VHDL 설명 및 문법 예비

디지털공학실험 ? 10장, VHDL 설명 및 문법 예비보고서1. 목적가. VHDL의 특징과 설계기법에 대하여 학습한다.나. VHDL 설계를 위한 기본적인 문법을 학습한다.2 ... . 이론가. VHDL의 역사VHDL은 상위의 동작 레벨부터 하위의 게이트 레벨까지 하드웨어 및 그 동작을 기술할 수 있도록 만들어진 하드웨어 기술 언어이다. 미 국방성에 의하여 개발 ... . VHDL의 장점1) 장점① 표준화된 라이브러리② 특정 기술 및 공정에 무관한 설계방법③ 폭 넓은 이용 범위④ Top-Down 방식의 설계⑤ 재사용이 가능⑥ 설계 기간 단축2) 단점

리포트 | 9페이짿� | 1,000원 | 등록일 2021.01.06

다운로드 장바구니
판매자 표��

VHDL을 통해 구현한 ShiftRegister 실습보고서

logic design, Charles, Larry L Kinney 7th3.Source & Results1-1)VHDL source그림9, 10. VHDL Source그림11. 실습

리포트 | 16페이짿� | 2,000원 | 등록일 2020.12.24

다운로드 장바구니
VHDL를 이용한 FPGA설계 레포트코드해석본

수님Name0INDEX1. 개미의 하루 의 정의 및 설계 ····················· 32. 개미의 하루 의 동작원리 및 기능 ············· 53. VHDL ... 에서 바로 가장 낮은 배열로 초기화하여 사용할 수 있도록 전역 변수 역할을 하도록 설계하였습니다.3. VHDL 코드 및 핀 할당library IEEE;use IEEE.STD

리포트 | 25페이짿� | 2,000원 | 등록일 2021.09.26

다운로드 장바구니
판매자 표��

Simple CPU design - vhdl, rtl, 이론 설명 등

Lab 11CPU SpecificationsThe CPU must be able to access 32 8-bit words of RAM. The CPU must have an 8-bit Register (A)The CPU may include additional in..

리포트 | 19페이짿� | 4,500원 | 등록일 2025.02.03

다운로드 장바구니
[논��회로설계실험]VHDL을 활용한 CLOCK설계

egment를 이용하여 숫자를 나타내게 된다. VHDL에서 코딩과정은 시간의 각 자리숫자를 하나씩 연산하여 나타내게 되는데, 각 자리 숫자가 나타나는 시간 간격이 매우 짧아(50 ... . Source & Results1)VHDL Source2)Testbench Source3)Result wave이번 실습에서는 클럭수가 많기 때문에, 값이 바뀌는 부분들을 확대하여 기록

리포트 | 12페이짿� | 2,000원 | 등록일 2021.06.26

다운로드 장바구니
[논��회로설계실험]VHDL을 통해 구현한 RAM

1.목적(Purpose)이번실습은 ROM과 RAM의 차이에 대해서 알고, 실습으로는 RAM을 설계하는 실습이다. 이전에 배웠던 flipflop을 사용하여, RAM을 설계하고, 추가적으로 배열을 선언하는 방법, 그리고 type casting을 하는 방법들을 배워보고, 자..

리포트 | 15페이짿� | 2,000원 | 등록일 2021.06.26

다운로드 장바구니
VHDL-1-갿�산기,감산기

)0000101001112.1 소스코드 설명(VHDL)소스코드설명library ieee;use ieee.std_logic_1164.all;entity Half_Adder isport( X : in ... , Ci, S, temp3);ORG : OR_VHDL port map(temp3, temp2, Co);end Structural;-- 포트의 입출력을 정의한다.-- 임시적으로 사용 ... _logic);end component;component OR_VHDL isport(A, B : in std_logic; C: out std_logic);end component

리포트 | 34페이짿� | 2,000원 | 등록일 2021.09.23 | 수정일 2022.03.29

다운로드 장바구니
VHDL_3_RAM,ROM,JK Flip Flop, Register

실습제��: RAM, ROM1. 주제 배경 이론RAM(Random Access Memory)과 ROM(Read Only Memory)은 메모리의 일종이다. RAM은 읽기와 쓰기가 모두 가능한 메모리로 메인 메모리로 주로 사용되며 크게 플립플롭으로 구성되는 SRAM과 캐패..

리포트 | 13페이짿� | 2,000원 | 등록일 2021.09.23 | 수정일 2022.04.04

다운로드 장바구니
9장 VHDL 설계 툴 사용법 예비

디지털공학실험 ? 9장, VHDL 설계툴 사용법 예비보고서1. 목적가. VHDL의 설계 툴 중 하나인 Xilinx VHDL의 설치법을 익힌다.나. Xilinx ISE Design ... Suite를 이용하여 VHDL 설계에 대해서 이해하고 사용법을 익힌다.다. Xilinx ISE Design Suite의 컴파일러와 시뮬레이터를 이용하여 VHDL로 설계한 회로 ... 을 익힌다.2. 이론가. Xilinx VHDL 설치법(1) www.xilinx.com에 접속하여 ②에 있는 Downloads를 클릭한다.(2) ISE Design Tools를 클릭

리포트 | 16페이짿� | 1,000원 | 등록일 2021.01.06

다운로드 장바구니
[논��회로설계실험]VHDL을 활용한 LCD설계

-display-interfacing-with-altera-fpga-vhdl/" http://www.digital-circuitry.com/Wordpress/hd44780-lcd ... -display-interfacing-with-altera-fpga-vhdl/ -VHDL로 LCD를 구동하기 Hyperlink "http://linkjapan.co.kr/shop/item ... , Larry L Kinney 7th3. Source & Results1)VHDL Source2)TestBench Source3)Result wave시뮬레이션을 동작시킨후, 콘솔창

리포트 | 7페이짿� | 2,000원 | 등록일 2021.06.26

다운로드 장바구니
[논��회로설계실험]VHDL을 활용한 Calculator 설계

- LCDfundamentals of logic design, Charles, Larry L Kinney 7th3. Source & Results1)VHDL Source1-1)Lcd

리포트 | 17페이짿� | 2,000원 | 등록일 2021.06.26

다운로드 장바구니
VHDL 실습(AND, OR, NOT, NAND, NOR) 결과

디지털공학실험 ? VHDL 실습(AND, OR, NOT, NAND, NOR) 결과 보고서※ 모든 사진은 위에서부터 모듈, 테스트벤치, 시뮬레이션, 진리표 순서입니다.① AND입력

리포트 | 9페이짿� | 1,000원 | 등록일 2021.01.06

다운로드 장바구니
[VHDL] EC-2 마이크로 프로세서(microprocessor) 구현

리포트 | 17페이짿� | 5,000원 | 등록일 2020.10.08

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

연관겿�색어

"VHDL" 검색결과 1-20 / 1,382건

파워링크