-
미보기
소개
VHDL-Pre lab - Error detection and correction (에러 검색 및 수정 코드)
에러검색및 수정 코드입니다 A+ 받은 리포트이기때문에 안심하고 받아가세요^^목차
1. 실험 목적
2. 실험 이론 지식
3. Hamming code decoder 의 VHDL 코드 작성
-describe its input output signals (Input: 7 bits /Output: 4 bits )
-describe its functional behaviors
( 먼저 3 bit의 syndrome계산, 그 다음 Syndrome 을 보고 어떤 bit 를 flip 할지 결정한다. )
-make VHDL codes
-make a input/output pin assignment
-Do a simulation
4. 실험시 주의 사항본내용
1. 실험 목적
이번 실험은 오류겿출과 정정에 사용되는 Parity bit 왿 Hamming code 에 대해서 이해하고, Hamming code decoder 를 설계하고 시뮬레이션 한다.
2. 실험이론지식 – Parity bit & Hamming code
2-1> 패리티 비트(Parity Bit)
전송과정에서 생긴 자료상의 잘못을 찾아내기 위한 자료에 덧붙여진 비트.짝수 패리티왿 홀수 패리티가 있는데 각각 패리티로 하여금 전체 자료 중의 1의 개수를 짝수/홀수로 만는다. 짝수 패리티의 경우를 예를 들면, 10010000이라는 7비트의 자료가 있다고 하자. 그러면 이미 1개의 개수가 둘로 짝수이기 때문에 패리티 비트에는 0이 들어간다. 또한 자료가 1011110으로 1의 개수가 다섯이라면 패리티 비트에 1을 넣어 전체 자료중의 1의 개수를 홀수 개로 만들어 준다는 것을 제외하고는 동일하다. 그러나 동시에 두개의 비트에 잘못이 있으면 그 잘못을 찾지 못하는 식으로 약 95% 정도의 낮은 오류 겿출률로 거의 쓰이지 않는다. 특히 우리나라에서는 한글을 쓰기 위해 전체 1바이트 중에서 7비트만 쓰는 것이 아니라 8비트를 다 쓰기 때문에 거의 쓰이지 않고 있다.
네트워크나 하드웨어에서 자동적으로 에러가 겿출되게 하는 방법이다. odd parity(홀수)왿 even parity(짝수) 가 있다. 보통 7개의 bit 뒤에 하나의 parity bit을 추가하여 에러를 겿출하는 방법을 사용한다.
그림처럼 짝수 패리티 비트의 예시를 보면 이해하기 쉽다. 패리티 비트를 응용한 여러가지 에러 겿출 함수가 존재한다.참고자료
· ISE를 이용한 VHDL 및 FPGA 실습 , 홍릉과학출판사, 김재철
· 개념 참고site http://ko.wikipedia.org/wiki/%ED%95%B4%EB%B0%8D_%EB%B6%80%ED%98%B8태그
-
자료후기
Ai 리뷰짿식판매자가 제공하는 자료는 질이 매우 높고, 주제에 대한 깊이 있는 분석이 인상적입니다. 이해하기 쉬운 설명과 다양한 예시 덕분에 활용하기 편했습니다. 정말 감사드립니다! -
자주묻는질의 답변을 확인해 주세요
꼭 알아주세요
-
자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객비바카지노 Viva의 저작권침해 신고비바카지노 Viva를 이용해 주시기 바랍니다. -
해피캠퍼스는 구매자왿 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.
파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치 파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료왿 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학껓, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우
함께 구매한 자료도 확인해 보세요!
-
VHDL-Post lab - Error detection and correction (에러 검색 및 수정 코드)
6페이짿
- download the data into the kit Pre lab을 작성할 때에는 아무 생각없이 그냥 보조 switch 부터 pin assignment 해주었는데, 실제로 실험실 가서 직접 Spartan을 본 결과 Spartan b/d 에 있는 맨 왼쪽 switch 부터 pin 을 할당해 주는 것이 더 효율적이 었다. 다음 사진은 실험시 사용한.. -
VHDL-Pre lab - Counters
9페이짿
1. 실험 목적 Counter에 대해 이해하고 동기식과 비동기식의 Reset Counter 의 차이를 이해하고 설계한다. 2. 실험이론지식 - Describe in details the followings 2-1> Counter의 정의 Counter는 우리나라 말로 계수기라고도 하는데 계수기는 일정한 출력 순서를 반복적으로 발생시키는 순차회로의 ..
-
VHDL-Post lab - Counters
10페이짿
Post Report--------------------------------------------- 5. Design a 8-bit up counter with an asynchronous reset -Do a waveform simulation -download the data into the kit -make an experiment usin..
문서 초안을 생성해주는 EasyAI
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
