• 통합겿색(2,046)
  • 논(1,727)
  • 리포트(294)
  • 자기소개서(12)
  • 시험자료(9)
  • 서식(2)
  • 방송통신댿(1)
  • 이력서(1)
  • 기간
  • 연관순
  • 영역
  • 페이짿 수
  • 확장자
  • 할인자료 보기

연관겿색어

inverted pendulum verilog 공정모사 전전설3 aspen plus animal testing 배터리팩 해석 frm
판매자 표는 다운로드시 포함되지 않습니다.

"modeling and simulation" 검색결과 41-60 / 2,046건

  • 자료 표
    서울시립대 전전설3 7주차 예비 보고서
    A. 예비 보고서1) Half-wave rectifier and peak detectora) 1N4004 spice model을 이용하여 LTspice 상에서 Fig. 3(a ... Hz 인 sine wave로 인가되었을 때의 출력 전압 vO의 파형을, LTspice의 multi-step simulation 기능을 써서 하나의 그래프로 그리세요.c) a ... kΩ인 경우에 대해 입력 전압 vI이 2 Vp−p, 100 Hz 인 sine wave로 인가되었을 때의 출력 전압 vO의 파형을, LTspice의 multi-step simulation 기능을 써서 하나의 그래프로 그리세요
    시험자료 | 13페이짿 | 1,500원 | 등록일 2024.07.15
    다운로드 장바구니
  • 자료 표
    논리회로설계실험 7주차 Flip flop 설계
    하여 구현하였다. 마지막으로 testbench code를 작성하여 직접 설계한 두가지의 flip flop이 정상적으로 작동하는지 Modelsim의 simulation을 이용하여 파형 ... 의 structural modeling의 코드는 전체적으로 SR flip flop의 structural modeling과 유사함을 알 수 있다. 오른쪽의 schematic에서 볼 수 ... 과 함께 입력해주면 JK flip flop이 된다.3.4) T flip flop (Structural modeling)T flip flop의 structural modeling은 오른쪽
    리포트 | 6페이짿 | 3,000원 | 등록일 2023.09.11
    다운로드 장바구니
  • 자료 표
    논리회로설계실험 6주차 D Latch 설계
    modeling은 위에서 구한 schematic을 이용하였다. SR Latch를 이용하여 D Latch를 구현하였는데, D와 EN을 AND gate에 입력시킨 결과와, D’과 EN을 AND ... , Gate-level modeling, 그리고 Structural modeling으로 구현하는 것이다. 강의에서 다룬 S-R Latch와 Gated S-R Latch의 modeling ... 의 and gate, 2개의 or gate로 이루어져 있다. 이 schematic을 바탕으로 작성한 D Latch의 Boolean expression은 다음과 같다.Q = (D’EN
    리포트 | 5페이짿 | 3,000원 | 등록일 2023.09.11
    다운로드 장바구니
  • 자료 표
    항공기 시스템 레벨 열관리 기술개발 동향 (The Trend of System Level Thermal Management Technology Development for Aero-Vehicles)
    management should be applied and new modeling and simulation tools need to be developed. To develop ... thermal challenges, the concept of system level thermal management should be applied and new modeling ... and simulation tools need to be developed.To develop and utilize system level thermal management
    논 | 8페이짿 | 무료 | 등록일 2025.06.11 | 수정일 2025.06.16
    다운로드
  • 자료 표
    충북대 디지털시스템설계 결과보고서1
    -flow modeling에 대해서 배울 수 있었으며 simulation을 위한 Test bench에 대해서도 알아볼 수 있었다. 또한 코드를 작성하면서 verilog의 문법 ... 이고 output은 S, Co, 신호 사이의 연결인 wire는 s1, c1, c2, c3이다. primitive logic gate로는 xor, and, or를 이용한다. xor ... , 입력 2, 입력 3) 순으로 작성한다.Data-flow modeling마찬가지로 input은 A, B, Ci이고 output은 S, Co이나 Structural modeling
    리포트 | 3페이짿 | 1,500원 | 등록일 2022.02.12 | 수정일 2022.02.14
    다운로드 장바구니
  • 자료 표
    (완전 세세한 정리, 끝판왕) 시립대 전전설2 4주차 Lab04 예비 레포트 Combinational Logic 1
    설정은 2)번과 동일`Full_adder simulation2) Behavioral level modeling(if 문 사용)Behavioral Level modeling 이용 ... modeling: if 문 사용4bit_Full_adder4bit_Full_adder test bench4bit_full_adder simulation4bit_full_adder ... modelingBehavioral Level modeling 이용한Half_adderHalf_adder test benchHalf_adder simulationHalf_adder pin(2
    리포트 | 13페이짿 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24
    다운로드 장바구니
  • 자료 표
    시립대 전전설2 Velilog 결과리포트 3주차
    와 실험 결과의 비교1) 1bit Full Adder ?Gate Primitive Modeling- 시뮬레이션 결과Functional simulation- CodecodeCode 설명 ... ?Behavioral Modeling- 시뮬레이션 결과Functional simulation- CodecodeCode 설명옆의 그림과 같이 Behavioral Modeling ... Adder (Gate Primitive Modeling)- 시뮬레이션 결과Functional simulation- CodecodeCode 설명full_adder_GPM (a, b, c
    리포트 | 14페이짿 | 2,000원 | 등록일 2021.12.11
    다운로드 장바구니
  • 자료 표
    [최종합격]연세대학껓 컴퓨터댿학원 학업및연구계획서
    을 유추할 수 있는 능력과 이론을 적용할 수 있는 능력이라고 생각합니다. Cadence로 회로를 구성해 보면서 simulation 수치를 바탕으로 원인을 유추하고 desired s ... U즘을 구현하였습니다. 또한 기울기 센서로부터 넘어온 data를 real time graph로 구현하기 위해 data 전처리를 수행하였고 simulation 기능을 성공적으로 확인 ... 를 수강하여 기초를 쌓았습니다. 이후 올해 9월부터는 자대 Vision&Learning Lab의 학부 연구생으로 들어가서 Multi-modal learning
    자기소개서 | 4페이짿 | 7,000원 | 등록일 2024.02.16 | 수정일 2024.02.19
    다운로드 장바구니
  • 자료 표
    남해안의 조위 및 조류거동 수치모의 (Numerical Simulation for Behavior of Tidal Elevation and Tidal Currentsin the South Sea)
    South Sea. This study used the EFDC model considering the wetting and drying problem and using the -c ... imulation of tidal currents in wide waterway and offshore area whereas the numerical results from the grid s ... 로 조류의 적절한 재현이 가능하였다. This study applied the previous results of the NAO model, a tidal correction
    논 | 13페이짿 | 무료 | 등록일 2025.06.04 | 수정일 2025.06.06
    다운로드
  • 자료 표
    논리회로설계실험 3주차 Adder 설계
    은 dataflow modeling에서 sum = a^(b^cin), Cout은 Boolean expression의 그대로 cout = (a && (b || cin)) || (b && cin ... ) 로 구현할 수 있음을 확인할 수 있다.-gate-level modeling과제에서 주어졌듯, AND, OR, NOT, XOR gate만을 사용 가능하다. 저번 과제였던 XNOR ... 으로 설정했다.4) Result(실행 결과)Modelsim의 simulation을 이용하여 결과 파형을 구하였다. 출력된 파형을 보면 half adder와 full adder는 구현
    리포트 | 8페이짿 | 3,000원 | 등록일 2023.09.11
    다운로드 장바구니
  • 자료 표
    서울시립대 전자전기컴퓨터설계실험3 예비레포트 9주차
    Inverter circuitFigure SEQ Figure \* ARABIC 5. Transient simulation result of CMOS Inverter circuit ... 7. Simulation Result of IDSPSPICE simulation 결과, 트랜지스터에 흐르는 전류는 140.8A가 나왔다. 앞서 계산한 값과 실험값이 일치하는 것 ... 았다.Figure SEQ Figure \* ARABIC 8. Transient simulation result of CMOS Inverter circuit수정 결과 확실히 개선된 Inverter
    리포트 | 8페이짿 | 2,500원 | 등록일 2022.03.10
    다운로드 장바구니
  • 자료 표
    인하대학껓 아날로그회로설계 BGR 회로 설계 과제(손계산+Hspice 결과창)
    oefficient less than 100ppm/C.Please use macro model of OPAMP and spice model of MOSFET/BJT given in the I ... ) and calculating resistors.2) Submit the circuit schematic of BGR and Hspice simulation results ... 아날로그회로설계 과제#2Design Band Gap Reference with Vin of 3V to generate Vref of 1.0V, temperature c
    시험자료 | 2페이짿 | 1,500원 | 등록일 2021.07.04
    다운로드 장바구니
  • 자료 표
    시뮬레이션 기반 조선소 레이아웃 설계 프레임워크 개발 (Development of a Design Framework for Simulation Based Shipyard Layout)
    should be verified and validated by digital simulation model. It isexpected that the framework will ... proposed shipyard layout should be verified and validated by digital simulation model. It is expected ... have been studied. This research presents a simulation-basedshipyard layout design framework to
    논 | 11페이짿 | 무료 | 등록일 2025.05.26 | 수정일 2025.05.27
    다운로드
  • 자료 표
    차량 전자 제동 시스템을 위한 실시간 시뮬레이터 개발 (Development of Real-time Simulator for Vehicle Electric Brake System)
    to simulate electronic braking model in real time, a vehicle model, a hydraulic model, and a control ... vehicle model composed of CarSim and a hydraulic model composed of SimulationX using S/W in actual ... this real-time model, design effects of the electronic braking controller were simulated according
    논 | 7페이짿 | 무료 | 등록일 2025.06.01 | 수정일 2025.06.05
    다운로드
  • 자료 표
    인공지능 댿학원 전공 면접 준비자료(약 150문항)
    bidirectional Transformer architecture, and is trained using a masked language modeling(MLM) and next s ... Intelligence is the ability of machines to simulate human intelligence.- Machine Learning is a subset of ... 은 GPU와 같은 더 큰 컴퓨팅 자원이 필요- The choice between ML and DL depends on several factors, such as Task
    자기소개서 | 26페이짿 | 20,000원 | 등록일 2024.01.01 | 수정일 2024.01.03
    다운로드 장바구니
  • 자료 표
    (완전 세세한 정리, 끝판왕) 시립대 전전설2 예비레포트 3주차 Lab03 Introduction to Verilog HDL
    , c_in); / and (c2, s1, c_in); / or (c_out, c2, c1);(3) behavioral modeling시뮬레이션을 위해 always, initial등 ... 한 시뮬레이션으로 확인 후 장비를 이용하여 동작을 시험하시오. (입력: button SW, 출력 : LED)(1) Verilog HDL와 simulation비트연산자를 통한 and(2 ... 하여 2-input AND 게이트 설계를 진행하시오.(1) Verilog HDL와 simulation행위 수준 모델링을 통한 and[실습 4]: Two-input XOR 게이트
    리포트 | 17페이짿 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24
    다운로드 장바구니
  • 자료 표
    (완전 세세한 정리, 끝판왕) 시립대 전전설2, 3주차, Lab03, Introduction to Verilog HDL, 자세한 설명, 결과레포트
    결과(1) Two-input AND 게이트① bit operators② Gate_Primitive③ Behavioral modeling1) Verilog HDL와 s ... imulation①②③(2) simulation①②③입력 a, b이고 출력 x이다. 각각 bit operators, Gate_Primitive, Behavioral modeling를 사용 ... ) Four-bit XOR 게이트① bit operators② Gate_Primitive③ Behavioral modeling1) Verilog HDL와 simulation①②③(2
    리포트 | 15페이짿 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24
    다운로드 장바구니
  • 자료 표
    [검증된 코드 & 복사가능, 학점A+] 전전설2 3.Basic Gates - 예비+결과+성적인증 (서울시립대)
    implementation: ‘Verilog Module’.Program the module and Synthesize-XST.Add a new source for simulation ... : ‘Verilog Test Fixture’.Modify the inputs of the test bench.Run ‘Simulate Behavioral Model’.Add a new s ... 실험 내용1.EquipmentHBE-Combo-II-SEISE Project Navigator (Xilinx)2.ProcessesAdd a new source for
    리포트 | 21페이짿 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.12
    다운로드 장바구니
  • 자료 표
    ASML CSE 합격 자소서
    에서 모ally applicable and applied it. We've made a cavity, we've made layers, we've changed the shape of ... day to check the results after turning the simulation before bed. Finally, we designed an antenna ... professor said that it was natural that paper could not produce the same efficiency as copper, and
    자기소개서 | 8페이짿 | 4,000원 | 등록일 2023.05.25 | 수정일 2023.05.28
    다운로드 장바구니
  • 자료 표
    임베디드시스템 정리
    ode로 동작하는 방식이있다.interpreted-code로 동작하는 simulator는 HDL model을 data로 하여, 모델을 실행시킨다.compiled-code로 동작 ... a) Software simulation=> logic representation을 simulation 하는 것이다.SW simulator을 통해 flexible한 검증이 가능 ... 해진다. logic value값(signal값)의 변화를 event로 하여queue와 list를 갖고 SW적으로 스케쥴한다. logic simulator를 통한 simulation
    리포트 | 3페이짿 | 2,500원 | 등록일 2021.01.04
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 06월 17일 화요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
12:16 오전
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"