"verilog"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직��입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제��
- 본��
- 태그
페이짿� 수
- 전체페이짿�
- 1 페이짿� ~ 5 페이짿�
- 6 페이짿� ~ 10 페이짿�
- 직��입력 페이짿� ~ 페이짿� 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포��트
- 압축파일
- 기타
할인자료 보기

연관겿�색어

verilog verilog 시계 verilog 게임 FPGA 동기식 BCD 카운터 verilog 자판기

EasyAI “verilog” 관련 자료

+업다운 카운터 verilog 설계등록일 2020.12.19 | 총 672자 | 3페이짿� | 2,000원
+베멯로그(verilog) HDL 시계..등록일 2022.04.15 | 총 8,476자 | 17페이짿� | 3,000원

외 461건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

판매자 표��는 다운로드시 포함되지 않습니다.

"verilog" 검색결과 1-20 / 1,555건

공통 시뮬레이션 스냅샷 복원을 위한 Tcl 기반 검증 코드를 이용하여 Verilog 시뮬레이션 시간 단축 (Fast Verilog Simulation using Tcl-based verification code generation for Dynamically Reloading from Pre-Simulation Snapshot)

상태변화 시뮬레이션에 시간이 많이 걸리며 시뮬레이션을 반복하며 전체 테스트를 수행하기에 충분한 시간이 없을 수 있다. 본 논��은 기존 Verilog 시뮬레이션 시간을 줄이기 위해 ... implemented with Verilog digital design and propose a new method to reduce simulation run-time. To

논�� | 7페이짿� | 무료 | 등록일 2025.05.22 | 수정일 2025.05.26

다운로드
빠른 회로 시뮬레이션을 위한 멤리스터의 전류-전압 및과도 동작 콤팩트 Verilog-A 모델 (Compact Verilog-A Model of Current-Voltage and Transient Behaviors of Memristors for Fast Circuit Simulation)

한국전기전자학회 조승명, 오석진, 윤리나, 민경식

논�� | 7페이짿� | 무료 | 등록일 2025.04.29 | 수정일 2025.05.15

다운로드
패��티체크 verilog 설계

’의 개수를 카운트하여 오류가 발생했는지 판단한다. 이 실습에서는 데이터 오류를 검사하는 데 사용되는 패리티 비트에 대해 알아본다.실습 내용실습결과Verilog, VHLD설계1. 홀수 ... 패리티 비트가 포함된 8비트를 입력받아 오류가 없으면 ‘0’을 출력하고, 오류가 발생하면 ‘1’을 출력하는 패리티 검사기를 Verilog로 설계하라.ParityCheck.vtb

리포트 | 2페이짿� | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
업다운 카운터 verilog 설계

알아본다.실습 내용실습결과Verilog설계-BCD 동기식 카운터의 상태도- BCD 가산기의 Verilog 코드 기술counter.vtb_counter.vmodule counter(clk

리포트 | 3페이짿� | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
BCD갿�산기 verilog 설계

한다.실습 내용실습결과Verilog설계- BCD 가산기의 Verilog 코드 기술BCD_ADDERtb_BCD_ADDERmodule BCD_ADDER(A,B,C,RESULT

리포트 | 2페이짿� | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
판매자 표��

한��댿� Verilog HDL 1

Chapter 1. 실험 목적Verilog HDL과 VHDL의 차이를 파악한다. 또한, Verilog HDL의 기본적인 시작 방법과 프로젝트 생성 후 값 설정하기, gate 연결 ... 하기 등과 같은 기본적인 요소를 숙지하고 추후 다양한 기능들로 원하는 회로를 구성해 응용해볼 수 있는 실험 목적을 지닌다.Chapter 2. 관련 이론Verilog 베릴로그 ... 는 IEEE 1364로 표준화된 것으로, 전자회로 및 시스템에 사용되는 하드웨어 기술 언어이다. Verilog HDL (Hardware Description Language)라고

리포트 | 5페이짿� | 2,000원 | 등록일 2023.03.21

다운로드 장바구니
판매자 표��

한��댿� Verilog HDL 2

Chapter 1. 실험 목적Verilog HDL 1 실험 시간에서 배운 기초적인 Verilog 사용법을 응용하는 시간을 가진다. Half Adder과 Full Adder, s ... equential circuit인 D Flip-Flop과 SR Flip-Flop을 Verilog 로 표현하는 실험이다.Chapter 2. 관련 이론Verilog HDL ... (Hardware Description Language)인 베릴로그는 IEEE 1364에서 표준화된 것으로, 전자회로 및 시스템에 사용되는 하드웨어 기술 언어이다.Verilog는 CLK에 따라

리포트 | 9페이짿� | 2,000원 | 등록일 2023.03.21

다운로드 장바구니
판매자 표��

한��댿� Verilog HDL 3

Chapter 1. 실험 목적Verilog 문법 중 Blocking, Non Blocking의 개념에 대해 이해한다. 7-segment decoder 을 이용해 60초 기준 ... 으로 1초마다 FPGA starter Kit가 바뀌는 Verilog를 설계하고 실행해본다.Chapter 2. 관련 이론Verilog에 사용되는 Blocking과 Non-blocking

리포트 | 7페이짿� | 2,000원 | 등록일 2023.03.21

다운로드 장바구니
판매자 표��

Modesim Verilog Rising Edge Detector

Modelsim 에서 verilog 를 이용하여 Rising Edge를 검출하는 코드입니다.Rising_Edge_Detector.v 코드와tb_Rising_Edge

리포트 | 3페이짿� | 5,000원 | 등록일 2022.06.04

다운로드 장바구니
베멯로그(verilog) HDL 시계 프로젝트

testbench4. 결론 및 고찰1. 프로젝트 목적Verilog를 이용하여 Alarm clock, Stopwatch 기능이 탑재되어 있는 디지털 시계를 설계한다.2. 설계 및 분석2-1

리포트 | 17페이짿� | 3,000원 | 등록일 2022.04.15 | 수정일 2024.04.08

다운로드 장바구니
전감산기 verilog 설계

한 결과와 위에서 빌린 수를 나타내야 한다. 전감산기 설계 과정을 통해 조합논리회로를 Verilog 또는 VHDL로 설계하는 방법에 대해 공부한다. 또한 이 실습을 통해서는 if ... ~else(Verilog) 또는 if~then~elsif~end if(VHDL) 형식을 배울 수 있다.실습 내용실습결과논리식1. 전감산기 연산은 다음 식과 같다. 이 식은 Xi에서 Yi ... 를 나타내라.Verilog, VHLD설계1.전감산기를 Verilog 또는 VHDL로 설계하고 다음에 코드를 나타내라.시뮬레이션 및 실행

리포트 | 5페이짿� | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
크기비껓기 verilog 설계

와 b는 서로 상대적인 크기를 결정하여 a>b, a=b, a

리포트 | 2페이짿� | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
클럭분주회로설계 verilog 설계

에 의해 상태가 천이되도록 클럭 분주회로를 설계함으로써 순차논리회로를 설계하는 절차를 배운다.실습 내용실습결과Verilog, VHLD설계1. 클럭 분주회로를 verilog로 설계

리포트 | 2페이짿� | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
우선순위 인코더 verilog 설계

+d6+d5’d4’d3+d5’d4’d2a0 = d7+d6’d5+d6’d4’d3+d6’d4’d2’d1Verilog 설계1.우선순위 인코더를Verilog 또는 VHDL로 설계하고 다음에 코드를 나타내라.

리포트 | 3페이짿� | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
7세그먼트FND디코더 verilog 설계

11101001111F11111000111Verilog 코드module Fnd3(clk100Hz, bcd,fnda, fndb, fndc, fndd, fnde, fndf, fndg);input

리포트 | 4페이짿� | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
ripple carry counter verilog 프로그래밍

리포트 | 3페이짿� | 2,500원 | 등록일 2021.12.07

다운로드 장바구니
병렬-직렬 변환회로 verilog 설계

을 통해 시프트 레지스터의 동작과 이를 응용한 설계에 대해 알아본다.실습 내용실습결과Verilog, VHLD설계1. 병렬-직렬 변환회로를verilog로 설계한 코드spConverter

리포트 | 2페이짿� | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
FPGA보드, verilog를 이용한 piezo 피아노 코드

안녕하세요. 논리설계실습 과목에서 배우는 간단한 베릴로그 코드입니다.어려운 코드를 쓴게 아닌 학부생이라면 충분히 할만한 수준으로 하였습니다.학기중 진행하는 실습에 도움이 될 수 있습니다. 안 될 수도 있습니다.instruction 파일에 간단한 설명을 적어놓았으니 확인..

리포트 | 2,000원 | 등록일 2020.12.22 | 수정일 2021.12.13

다운로드 장바구니
[논리회로 실험] 디멀티플렉서 verilog 설계

에 입력을 전송할 때 나머지 출력은 그 전에 할당받은 값을 유지한다. 이것은 Verilog나 VHDL이 합성되는 과정에서 그 전의 값을 유지하기 위해 래치를 포함시키기 때문이 ... 다. 따라서 이번 실습에서는 디멀티플렉서의 동작을 이해하고, Verilog 또는 VHDL이 회로로 합성되는 과정을 이해한다.실습 내용실습결과논리식과Schematic설계디멀티플렉서 진리표제 ... 어변수출력S1S0Y0Y1Y2Y300I000010I001000I011000IY0=S1’S0’Y1=S1’S0Y2=S1S0’Y3=S1S0Schematic 회로도Verilog, VHLD

리포트 | 2페이짿� | 2,000원 | 등록일 2020.12.24

다운로드 장바구니
4비트 CLA 가산기 verilog 설계

들을 이용해 구조적으로 모델링하는 설계 방법을 익힌다.실습 내용실습결과Verilog, VHLD설계1. Carry look ahead 가산기를 verilog로 설계한 코드CLA_4bit

리포트 | 2페이짿� | 2,000원 | 등록일 2020.12.19

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

연관겿�색어

"verilog" 검색결과 1-20 / 1,555건

파워링크