"logic"의 검색결과 입니다.

통합겿�색(11,761)
리포트(6,556)
논��(4,472)
시험자료(285)
자기소개서(225)
방송통신댿�(175)
서식(21)
ppt테마(17)
이력서(10)

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직��입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제��
- 본��
- 태그
페이짿� 수
- 전체페이짿�
- 1 페이짿� ~ 5 페이짿�
- 6 페이짿� ~ 10 페이짿�
- 직��입력 페이짿� ~ 페이짿� 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포��트
- 압축파일
- 기타
할인자료 보기

연관겿�색어

로직선도프로그램 전전설2 ALU verilog 디��털집적회로 plc 논��회로설계실험 vhdl 기초디��털씄험

판매자 표��는 다운로드시 포함되지 않습니다.

"logic" 검색결과 1,301-1,320 / 11,761건

판매자 표��

A+ 연세대학껓 기초디��털씄험 3주차 결과보고서 PYNQ Setup

[실험 1] Designing Digital Circuit Using Logic Gates1.1 Implement a circuit이번 주 실험은 우리가 FPGA 보드를 세팅

리포트 | 11페이짿� | 1,000원 | 등록일 2025.02.19 | 수정일 2025.02.26

다운로드 장바구니
판매자 표��

쉽게풀어쓴C언어 Express (생능) 4,5,6장 연습문제 풀이

4-1 다음의 식별자 중에서 잘못된 것은? ➀ _number➁ sales_expectation ➂ 1st_number ➃ logical정답: ➂숫자가 처음 자리에 올 수 없다.4

시험자료 | 18페이짿� | 2,000원 | 등록일 2023.12.02

다운로드 장바구니
판매자 표��

전자회로실험 시프트레지스터 카운터 실험 레포트

에 해당하는 이론 및 회로- FPGA 보드FPGA 보드는 범용 반도체(ASSP)와 주문형 반도체(ASIC)의 중간 정도에 위치한 성격을 가지는 logic반도체이다. 주문자들이 직접

리포트 | 9페이짿� | 3,000원 | 등록일 2025.04.19

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab07(결과) / 2021년도(대면) / A+

Post-reportSequential Logic 2실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential ... Logic을 설계 및 실험하고, Finite State Machine 등을 설계 실습한 뒤, 로직을 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 ... 하여야 제대로 된 동작을 한다.5. Conclusion- Verilog HDL 언어를 사용하여 Sequential Logic을 설계 및 실험할 수 있다. Behavioral level

리포트 | 12페이짿� | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
Verilog Basic, FPGA, 시프트 레지스터 카운터 예비레포트

을 저장할 수 없다. 따라서 combinational logic을 표현할 때 wire를 주로 사용한다.integer:정수형 변수time, realtime:시간형 변수 (시간에 따라 ... 에 따라 always 문이 수행되게 만드는 것이다.always @ (a or b)assign:assign statement는 combinational logic에서 사용된다. s

리포트 | 8페이짿� | 1,000원 | 등록일 2022.11.06

다운로드 장바구니
[검증된 코드 & 복사가능, 학점A+] 전전설2 4.Combinational-1 - 예비+결과+성적인증 (서울시립대)

실험 목적1.Design a combinational logic circuit in Verilog HDL with behavioral modeling including

리포트 | 12페이짿� | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.12

다운로드 장바구니
마이크로 프로세서를 이용한 디지털 보정회로 설계 (Design of Digital Correction Circuits Using Microprocessor)

한국산학기술학회 전호익, 조현섭

논�� | 3페이짿� | 무료 | 등록일 2025.04.21 | 수정일 2025.05.13

다운로드
영구자석 동기전동기의 퍼지 속도제어기 및 퍼지 각가속도 관측기 설계 (Design of a Fuzzy Speed Controller and a Fuzzy Angular Acceleration Observer for a Permanent Magnet Synchronous Motor)

한국조명.전기설비학회 정진우, 최영식

논�� | 10페이짿� | 무료 | 등록일 2025.03.10 | 수정일 2025.03.28

다운로드
멤리스터-CMOS 회로구조 기반의 프리미티브 IP 설계 (Primitive IPs Design Based on a Memristor-CMOS Circuit Technology)

대한전자공학회 한가람, 이상진, 캄란에쉬레기안, 조경록

논�� | 8페이짿� | 무료 | 등록일 2025.04.29 | 수정일 2025.05.15

다운로드
매트랩 CMDPS와 카심 기반 완전차량모델의 동시시뮬레이션 기술에 관한 연구 (Study on Concurrent Simulation Technique of Matlab CMDPS and A CarSim Base Full Car Model)

한국산학기술학회 장봉춘

논�� | 6페이짿� | 무료 | 등록일 2025.04.18 | 수정일 2025.05.10

다운로드
판매자 표��

홍익대학껓 디지털논리실험및설계 9주차 예비보고서 A+

해야 하는지 확인해야 하고, 입력과 출력을 몇 번 pin에 연결해야 하는지 확인해야 합니다. 74164 datasheet의 LOGIC DIAGRAM에서 확인할 수 있듯이 직렬연결된 8개

리포트 | 6페이짿� | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03

다운로드 장바구니
안데스 민속철학에 대한 비판적 접근: “안데스 철학”은 존재하는가? (A Critical Approach to Andean Ethno-philosophy: Is there an Andean Philosophy?)

, epistemology, logic and ethics. But surely, the Andean ethno- philosophy could not be adjusted in s

논�� | 34페이짿� | 무료 | 등록일 2025.06.19 | 수정일 2025.06.27

다운로드
판매자 표��

전자회로실험 Moore & Mealy Machine 실험 레포트

)의 중간 정도에 위치한 성격을 가지는 logic반도체이다. 주문자들이 직접 설계할 수 있는 형태로 만들어져 있다. 프로그래밍을 위한 소프트웨어를 제공하여, 소비자들이 추후 소프트웨어

리포트 | 9페이짿� | 3,000원 | 등록일 2025.04.19

다운로드 장바구니
중앙대 마이크로프로세서 응용회로설계실습 결과보고서 4 [6주차]

든지 맨 끝에 2진수로 4자리만 남 기는 역할을 한다. b. logic()에서, 입력받은 값에서 ‘0’을 빼는 이유는 무엇인가? -> Answer 문자는 ASCII코드를 활용

리포트 | 3페이짿� | 1,000원 | 등록일 2022.03.06

다운로드 장바구니
디��털집적회로 inverter 설계도 및 시뮬레이션 결과

noise margin or static power consumption. CMOS logic has wider noise margin and lower power consumption ... , so is the basis of most gates in integrated circuit design today. I also used CMOS logic for my

리포트 | 9페이짿� | 2,500원 | 등록일 2023.01.30

다운로드 장바구니
디지털 논리회로 Xilinx와 key, dot matrix를 활용한 패턴 저장, 표출

의 SW의 logic level 을 FDC2로 클럭에 맞춰 넘겨준다. 그렇기 때문에 우리가 SW을 누르게 되면 FDC1과 FDC2는 SW 의 마지막 두개 logic level ... 을 저장하게 된다. 만약 이 두개의 logic level 값이 같다면 FDCE는 enable 하게 되고, SW의 안정된 logic level value 를 output Q 로 내보낸다 ... . 중간에 있는 xor gate 와 counter 는 timing 을 충족시켜준다. 예를 들어 만약 SW 값이 바뀔 때, FDC1과 FDC2의 logic level 은 달라지게 되

리포트 | 17페이짿� | 2,000원 | 등록일 2020.12.03

다운로드 장바구니
Authority ranking culture

this category and logical reason.I think the representative example of ARC is North-Korea. This country ... -Jeongen even though outside of North-Korea think those activities are unreasonable. Provide logical

리포트 | 2페이짿� | 2,000원 | 등록일 2021.01.25

다운로드 장바구니
What is your subjective truth?

logical)I believe in karma and reincarnation, part of central concepts in Buddhism. It has never been sc

리포트 | 1페이짿� | 1,000원 | 등록일 2021.08.09

다운로드 장바구니
매립형 파워 레일을 이용한 3nm 이하 표준 셀의 성능 및 전력 평가 (Sub-3nm Standard Cell Performance and Power Evaluation using Buried Power Rail)

(Buried Rower Rail) cells for the development of logic sub-3nm standard cells. It involves the c

논�� | 10페이짿� | 무료 | 등록일 2025.05.25 | 수정일 2025.05.27

다운로드
ABC 표준 셀 매핑 면적 회복 (Area Recovery in ABC Standard Cell Mapping)

gates with multi-outputs such as the full adder which takes advantage of the area gain due to logic s

논�� | 8페이짿� | 무료 | 등록일 2025.05.24 | 수정일 2025.05.27

다운로드

이전10개 61 62 63 64 656667 68 69 70 다음10개

파워링크

문서 초안을 생성해주는 EasyAI

안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.

저는 아래와 같이 작업을 도와드립니다.

- 주제만 입력하면 목차부터 본��내용까지 자동 생성해 드립니다.

- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.

- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!

이런 주제들을 입력해 보세요.

- 유아에게 적합한 문학작품의 기준과 특성

- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요

- 작별인사 독후감