이 실험에서는 MOSFET을 이용한 공통 소오스 증폭기의 동작 원리를 공부하고, 실험을 통하여 특성을 측정하고자 한다. 공통 소오스 증폭기는 게이트가 입력 단자, 드레인이 출력 단자, 소오스가 공통 단자인 증폭기로서 높은 전압 이득을 얻을 수 있는 장점이 있어 널리 사용되고 있다. 이 실험에서는 공통 소오스 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구해본 다음, 실험을 통하여 동작을 확인하고자 한다.

MOSFET이 포화 영역에서 동작할 때, 식 (11.2)와 같이 입력 전압과 드레인 전류 사이에는 제곱의 법칙square law이 성립하므로 비선형적인 특성을 보인다. 비선형적인 특성이 있는 MOSFET을 이용해서 선형적인 증폭기로 동작시키려면, [그림 11-3(a)]와 같이 입력에 DC 바이어스 전압(V_GS)과 소신호(v_gs)를 동시에 인가한다. [그림 11-3(b)]와 같이 V_GS 전압 부근에서 소신호 v_gs를 인가하면, 동작점(Q점) 부근에서는 직선과 같이 근사화할 수 있다. 즉 선형적이라고 볼 수 있고, 이때의 기울기는 MOSFET의 트랜스컨덕턴스(g_m)에 해당된다.

실험회로 1에서 VDD 값을 12V, vsig값을 0V, VGG값을 4V로 두고, RGG 저항값이 2kΩ인 경우 vO의 DC값이 6V가 되도록 하는 RD값을 결정하고, MOSFET의 각 단자들의 전압(VD, VG) 및 전류(ID)를 구하여 MOSFET이 포화 영역에서 동작하는지 확인한다. 또한 vsig값을 0V, VGG 전압을 0~6V까지 변화시키면서 vO의 DC전압을 측정하여 입력-출력(VGG-vO)전달 특성 곡선을 그린다. 포화 영역에서 회로가 동작하는 경우 MOSFET의 트랜스컨덕턴스 gm값, 출력 저항 RD를 구하고, 소신호 등가회로를 그려 이론적인 전압 이득을 계산한다.

실험회로 1에서 입력에 10kHz의 0.01Vp-p 정현파의 입력 전압을 인가하고, 입력-출력 전압의 크기를 측정하여 전압 이득을 구한다. 크기와 위상을 고려하여 vsig, 입력 전압(MOSFET 게이트 전압 vGS), 출력 전압(MOSFET 드레인 전압 vDS)의 파형을 캡처한다. 실험회로 2에서도 동일한 방식으로 전압 이득을 측정하고 파형을 캡처한다.

PSpice를 이용하여 실험회로 1에서 VDD=12V, RGG=10kΩ으로 고정하고, vsig에 6V의 DC전압을 인가한 후, vO 전압이 6V인 DC전압이 나오는 RD값을 구한다. 또한 실험회로 1에서 전압 이득, 입력 임피던스 및 출력 임피던스를 구하고, 이론적인 계산 결과와 비교한다.