"verilog"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직��입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제��
- 본��
- 태그
페이짿� 수
- 전체페이짿�
- 1 페이짿� ~ 5 페이짿�
- 6 페이짿� ~ 10 페이짿�
- 직��입력 페이짿� ~ 페이짿� 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포��트
- 압축파일
- 기타
할인자료 보기

연관겿�색어

verilog verilog 시계 verilog 게임 FPGA 동기식 BCD 카운터 verilog 자판기

판매자 표��는 다운로드시 포함되지 않습니다.

"verilog" 검색결과 261-280 / 1,588건

[Flowrian] Generic FIFO 회로의 Verilog 설계 및 시뮬레이션 검증

본 문서에서는 아래의 모듈들은 Verilog 언어로 설계하여 시뮬레이션 검증을 하였다.- GenericFIFO : 비트폭과 깊이를 가변시킬 수 있는 FIFOVerilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.

리포트 | 11페이짿� | 1,500원 | 등록일 2011.10.24

다운로드 장바구니
디지털 시스템실험, Verilog 코딩, Sequential Circuit (신호등) 구현, FPGA보드에서 신호등 사진 결과

의 Verilog code이다2. 조교님이 올려주신 testbench code이다3. FPGA보드에 연결하여 Upcount부터 실행하여 보았다. 각각 LED1~4를 사용하였다(LED4가 LSB

리포트 | 3페이짿� | 2,000원 | 등록일 2015.12.05 | 수정일 2018.05.16

다운로드 장바구니
[디��털시스템실험(Verilog)] Memory Controller 예비보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 예비 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제��PICO Processor - Memory Controller실험목표① PICO Processor의 Memory Control..

리포트 | 2페이짿� | 1,000원 | 등록일 2011.10.05

다운로드 장바구니
Verilog를 이용한 레지스터(Register) 와 데이터패스(Datapath) 구현 (컴퓨터 아키텍쳐 실습)

. 내용TSC instruction set을 처리할 수 있는 16bit-CPU의 datapath(ALU 및 Register) 부분을 Verilog를 이용하여 구현한다.datapath ... . 과정실험 전에 미리 CPU module을 제시한 interface에 맞추어 Verilog로 작성한다. 그리고 테스트를 위한 TSC assembly code를 작성하고, 위의 code

리포트 | 3페이짿� | 1,000원 | 등록일 2013.03.08

다운로드 장바구니
[디��털시스템실험(Verilog)] Memory Controller 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제��PICO Processor - Memory Controller실험목표① PICO Processor의 Memory Control..

리포트 | 3페이짿� | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
[verilog]verilog를 이용한 memory설계(Little Endian방식)

//////////////////////////// //// 0340421 김혁주 ////////////////////////////module memory(Address, Wdata, Rdata, MemWrite, MemRead, clk, InvalidBit); //..

리포트 | 2,000원 | 등록일 2006.05.29

다운로드 장바구니
[Flowrian] 디지털 시계 회로의 Verilog 설계 및 시뮬레이션 검증

디지털 시계를 구성하는 모듈들을 Verilog 언어로 설계하고 시뮬레이션으로 검증한다.- mux4b : 4 비트 3 입력 멀티플렉서 - comparetime : 현재 시간과 알람 ... 관련 동작을 구현하는 모듈- stopwatch : 스톱워치 관련 동작을 구현하는 모듈- digiwatch : 디지털 시계의 최상위 모듈Verilog 언어를 이용하여 디지털 응용 회로의 고급 설계를 배우려는 분에게 도움이 된다.

리포트 | 74페이짿� | 4,000원 | 등록일 2011.09.17

다운로드 장바구니
[Flowrian] Binary Counter (TTL 7493) 회로의 Verilog 설계 및 검증

본 회로는 2 개의 카운터 - 2진 카운터와 8진 카운터 - 를 포함하고 있어 이들의 외부 단자들을 서로 연결시켜 16진 바이너리 카운터를 구현할 수 있다. 혹은 개별적으로 2진 카운터와 8진 카운터를 따로 구현하여 사용할 수도 있다.TTL 7493의 내부 논리 회로도..

리포트 | 8페이짿� | 1,000원 | 등록일 2012.06.04

다운로드 장바구니
[Flowrian] Dual 4 Bit Decade Counter (TTL 7468)의 Verilog 설계 및 시뮬레이션 검증

- TTL 7468 회로는 독립적으로 동작할 수 있는 10진 카운터가 2개 구현되어 있다. 하나의 10진 카운터는 2진 카운터와 5진 카운터로 나누어져 있어 따로 동작시킬 수 있다. - TTL 7468 회로에는 아래 그림과 같이 2진 카운터, 5진 카운터, 그리고 10..

리포트 | 16페이짿� | 1,000원 | 등록일 2014.04.30

다운로드 장바구니
[Flowrian] 데이터 정렬 회로의 Verilog 설계 및 시뮬레이션 검증

4개의 8비트 정수를 정렬하는 본 문서의 회로는 5개의 모듈로 구성된다.- 8 비트 멀티플렉서 : RT 수준 Verilog 설계 및 시뮬레이션 검증- 1 비트 비교기 ... 시뮬레이션 검증- 데이터 정렬 회로 : 구조수준 설계 및 시뮬레이션 검증Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.

리포트 | 23페이짿� | 2,000원 | 등록일 2011.09.12

다운로드 장바구니
[Flowrian] 간단한 덧셈 전용 프로세서의 Verilog 설계 및 검증

1. 간단한 덧셈 전용 프로세서의 Verilog 설계 밎 검증동작 사양- 본 문서에서 설계하는 간단한 덧셈 전용 프로세서는 간단한 4개의 명령이 (insteuction) 만

리포트 | 37페이짿� | 2,500원 | 등록일 2012.05.29

다운로드 장바구니
[Flowrian] 래치와 플립플롭들의 Verilog 설계 및 시뮬레이션 검증

에서 래치와 플립플롭을 Verilog 언어로 모델링된 코드도 제공되고 있다.모든 모듈들은 Verilog 언어로 모델링 되었으며 시뮬레이션에 의해서 검증된 파형을 제공하고 있다.디지털 논리회로를 배우거나 Verilog 설계를 배우려는 분에게 도움이 되는 문서이다.

리포트 | 37페이짿� | 2,500원 | 등록일 2011.09.02

다운로드 장바구니
verilog HDL을 이용한 LED주사위 설계 피피티 (자판기 or 신호등)

한 동작원리로 동작하는 주사위 값을 LED 로 표현하는 회로를 Verilog HDL 언어를 이용하여 직접 코딩하고 , Verilog HDL 언어를 조금 더 숙련되게 사용하고자 한다 ... . 주사위 설계 프로젝트를 통하여 팀원들 간에 Verilog HDL 언어를 이용한 코딩 기술에 대해서 좋은 정보를 함께 공유해본다 . 팀원들 간에 적절한 업무 분담을 통해서 효율적인 ... SCHEMATIC설계결과 Verilog HDL설계결�� Verilog HDLXilix SimulationTHANK Y OU{nameOfApplication=Show}

리포트 | 14페이짿� | 1,500원 | 등록일 2013.07.16

다운로드 장바구니
Verilog를 이용한 FSM 초콜렛 자판기

초콜렛 자판기 FSM 설계module chocolate (coin, chocolate);//모듈의 시작input coin [1:0];output chocolate;//input, output 설정//파라 미터 값으로 각 상태 정의parameter s0 = 0, s50 ..

리포트 | 2페이짿� | 1,000원 | 등록일 2008.12.12

다운로드 장바구니
[Flowrian] 50 to 1 Frequency Divider (TTL 7456)의 Verilog 설계 및 시뮬레이션 검증

- TTL 7456 회로는 입력된 클럭을 대 로 분주하는 주파수 분주기 회로로서 내부에 구현된 3개 카운터의 연결을 조합하면 여러 가지 비율의 주파수 분주를 구현할 수 있다. - TTL 7456 회로에는 아래 그림과 같이 두 개의 5진 카운터와 하나의 2진 카운터가 포..

리포트 | 13페이짿� | 1,000원 | 등록일 2014.04.24

다운로드 장바구니
[디지털회로실험] [쿼터스 / 베릴로그 언어(Verilog HDL) / DE2] Half Adder / Full Adder

《 결과 보고서 》조제출일학과/학년학번이름실험1? 코드? 시뮬레이션 결과? Pin 입력? DE2 보드 사진스위치 00 입력스위치 01 입력스위치 10 입력스위치 11 입력실험2? 코드▷ Full Adder 단일 코드▷ 앞에서 짰던 Half Adder 코드를 이용한 코드..

리포트 | 3페이짿� | 2,000원 | 등록일 2014.10.21 | 수정일 2016.06.13

다운로드 장바구니
[Flowrian] Decade Counter (TTL 7490) 회로의 Verilog 설계 및 검증

- 본 회로는 2개의 카운터 - 2진 카운터와 5진 카운터 - 를 포함하고 있어 이들의 외부 단자들을 서로 연결시켜 10진 카운터를 구현할 수 있다. 혹은 개별적으로 2진 카운터와 5진 카운터를 따로 구현하여 사용할 수도 있다.-TTL 7490의 내부 논리회로도가 아래..

리포트 | 10페이짿� | 1,000원 | 등록일 2012.05.16

다운로드 장바구니
디지털시스템 설계 MealyMachine 및 ALU Verilog 구현 및 테스트벤치

리포트과목 :학과 :학번 :Prob. 1) Verilog coding and simulation for 4-bits ALU(a) Draw a detailed circuit ... overflow detection.(b) Write Verilog code, compile, simulate and produce a timing diagram (waveform ... ) forthe 4-bits ALU. Use Hierarchical/dataflow Verilog description in your model. Also,you must show the

리포트 | 9페이짿� | 2,000원 | 등록일 2012.11.14

다운로드 장바구니
디지털 논리회로 Verilog HDL 을 이용하여 RLC 주사위 게임 (RLC DICE GAME) 설계

Game을 xilinx 의 ISE프로그램을 통하여 설계해본다. 게임기의 설계 사양과 옵션 사항 들을 Verilog HDL을 이용하여 코딩해보고 결과를 Modelsim 프로그램

리포트 | 25페이짿� | 3,500원 | 등록일 2014.03.15

다운로드 장바구니
verilog 로 구현한 5tap transposed filter, direct filter

5tap transposed filter, direct filter의 설계, delay, area 비교각각의 설계 방식에 따른 간단한 5tap 필터의 속도 비교 보고서랑 verilog 코드 포함되어있습니다.

리포트 | 9페이짿� | 2,000원 | 등록일 2010.08.02

다운로드 장바구니

이전10개 9 10 11 12 131415 16 17 18 다음10개

연관겿�색어

"verilog" 검색결과 261-280 / 1,588건

파워링크