"verilog"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직��입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제��
- 본��
- 태그
페이짿� 수
- 전체페이짿�
- 1 페이짿� ~ 5 페이짿�
- 6 페이짿� ~ 10 페이짿�
- 직��입력 페이짿� ~ 페이짿� 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포��트
- 압축파일
- 기타
할인자료 보기

연관겿�색어

verilog verilog 시계 verilog 게임 FPGA 동기식 BCD 카운터 verilog 자판기

판매자 표��는 다운로드시 포함되지 않습니다.

"verilog" 검색결과 181-200 / 1,587건

Verilog(베릴로그) 이용한 시계 설계

자료상세정뵖http://piecepuzzler.wordpress.com/2010/11/08/verilog%eb%b2%a0%eb%a6%b4%eb%a1%9c%ea%b7%b8-%ec

리포트 | 5,000원 | 등록일 2009.12.26

다운로드 장바구니
Verilog를 이용한 booth multiplier 구현

파이프라인형식으로 작성되었기 때문에 지속적인 인풋을 계속 처리할 수 있습니다.시뮬레이션 결과를 보시면 확인하실수 있을듯하군요혹 질문사항이 있으시면 해주시길2010년 모두 새해 복 많이 받으세요 .ㅎㅎ

리포트 | 15,000원 | 등록일 2010.01.16 | 수정일 2024.10.01

다운로드 장바구니
2017년도 중앙대학껓 전자전기공학부 3학년 2학기 ASIC설계 Verilog과제

기존의 Homework2의 coding를 참고하여 만들어 보았습니다. v_machine_ver2의 경우 stage갯수가 5개로 늘어나 2bit으로는 부족하므로 3bit로 바꾸고 state diagram을 바탕으로 next state logic과 output logic을..

리포트 | 2페이짿� | 1,500원 | 등록일 2018.07.05

다운로드 장바구니
자판기(자동판매기) verilog

도)..........................................................................163.6 자판기 회로 Verilog HDL 코드 ... 로(블록도)3.6 자판기 회로 Verilog HDL 코드module Vending_Machine (Clock, Cancel, Selectbit, In, Change, Control

리포트 | 26페이짿� | 10,000원 | 등록일 2009.12.26 | 수정일 2020.08.28

다운로드 장바구니
verilog 예약어 분류 (1995,2001,2005,2009)

verilog 1364-1995alwaysandassignbeginbufbufif0bufif1casecase

리포트 | 1페이짿� | 1,000원 | 등록일 2013.01.08

다운로드 장바구니
Verilog를 이용한 AMBA AHB 설계

AMBA AHB의 동작을 이해하고 Verilog를 이용한 AMBA AHB 설계를 통하여 ARM 프로세서에서 이용한 BUS 프로토콜을 구현한다. 2개의 Master와 2개

리포트 | 4,000원 | 등록일 2009.12.21

다운로드 장바구니
베릴로그 자판기설계, Vendingmachine Verilog (코드,탿�이믹밴치,ppt)

( 돈 )3. Verilog 구현 Vending Machine 자일링스 활용 프로그램 구현입출력 변수선언부 module DYB_vending ( Clk , reset, c ... ; parameter [4:0]juice = 5'b01111;Verilog 구현 always @ (*) //always @( posedge Clk , In[1],In[0] , reset, c ... = next_state ; case (state)Verilog 구현 // 000: 입력없음 , 001:500 원 입력 , 010:1000 원 입력 // 101:500 원 생수

리포트 | 24페이짿� | 1,500원 | 등록일 2014.06.13

다운로드 장바구니
verilog를 이용한 spartan led 제어

하였다.고찰 및 실험 평가논리회로 수업의 이번학기 마지막 프로젝트를 진행하며, 그동안 이론적으로 내용을 배우고, 간단한 verilog실습을 하며 공부해 왔던 것을 총 정리해 사용할 수 있 ... 는 좋은 기회였다.아직까지 잘 정리되지 않았던 내용을 정리할 수 있었고, verilog라는 언어에 대해서도 프로젝트를 진행하며 많이 찾고 많이 배운 것 같다.또 직접 보드에 타게팅 ... Prototyping Using Verilog Examples - Chu, Pong P4. Real XILINX FPGA World 8.1 - 김혁,박경윤,정명진5. Real World FPGA

리포트 | 17페이짿� | 3,000원 | 등록일 2010.10.27

다운로드 장바구니
4x1 Verilog MUX 설계

이 불러졌을 때, Verilog는 템플릿으로부터 고유한 객체를 생성한다. 각 객체의 이름, 변수, 파라미터, 그리고 입출력 인터페이스를 가지고 있다. 모듈템플릿으로부터 객체를 생성 ... 이 option에서 일치시켜야 된다는 것을 배웠다. 쿼터스 조작이 아직 미숙한 것 같다. 이러한 실수를 통해서 다음부터는 좀 더 쿼터스 사용에 익숙해질 것 같다. Verilog문법 ... 어주니까 모듈 4개가 합성하지 않게 되었다. 이번 보고서를 작성하면서 1학기 때는 verilog모듈을 짜는 것이 주된 과제였고 검증을 했지만 자세하게 하지는 않고 예상되는 결과 값

리포트 | 9페이짿� | 1,500원 | 등록일 2010.12.21

다운로드 장바구니
디��털공학 Verilog 프로젝트

강 S4(100) S0 S2 S4 S3 정 약 회 약 정 약 약 회약 정 정 약Conclusion Part. 3Conclusion 1. 조원들과 Verilog 를 이용한 시스템 ... 게 FSM 을 구현해서 시스템을 설계했음 . 참고문헌 Digital Design / M.Morris mano Verilog HDL 디지털 설계와 합성의 길잡이 ( 한국어판

리포트 | 17페이짿� | 3,000원 | 등록일 2008.06.18 | 수정일 2021.12.21

다운로드 장바구니
verilog를 이용한 up/down 카운터 설계

Verilog를 이용한 Up Down Counter 설계 및 Test Bench(1) xilnx 를 이용하여 Up Down couter 설계(2) Test Bench 작성0

리포트 | 2페이짿� | 1,000원 | 등록일 2010.11.11

다운로드 장바구니
Verilog HDL을 이용한 플립플롭 구현

디지털 논리 회로(6.5 연습문제 7번 a)정보통신공학과1. Verilog HDL로 코딩하기Verilog는 전자 회로 및 시스템에 쓰이는 하드웨어 기술 언어(HDL

리포트 | 7페이짿� | 2,000원 | 등록일 2010.11.03

다운로드 장바구니
[Verilog, 구현]Parallel Sorter 구현 (Verilog)

내장형 컴퓨팅(Embedded Computing)실습과제 : Lab #5 Parallel Sorter 구현학과 :학번 :작성자 :목차 TOC \o "1-2" \h \z \u HYPERLINK \l "_Toc135149289" 1.목차 PAGEREF _Toc1351492..

리포트 | 8페이짿� | 2,000원 | 등록일 2006.08.22

다운로드 장바구니
verilog, 베릴로그, 베릴로그로 짠 32bit ALU

sum:subi$sp, $sp, 8; pushsw$ra, 4($sp); return addresssw$a, 0($sp); argument nslt$t0, $a0, 1; (n= 1jalsum; call sum(n-1)lw $a, 0($sp); return from jal..

리포트 | 8페이짿� | 1,000원 | 등록일 2011.10.13

다운로드 장바구니
verilog, 베릴로그, 베릴로그로 짠 mips processor, microprocessor

Microprocessor-#6Pipeline Datapath(addi, subi, slti, jal, jr 명령어 추가 및 summation 구현)1. Verilog Code

리포트 | 14페이짿� | 1,500원 | 등록일 2011.10.13

다운로드 장바구니
인하대학껓 디지털시스템설계 (verilog) 2 out of 5 code BCD 설계

1. 과제��적1. always 구문의 사용법을 익히기2. case 구문의 사용법을 익히기3. Logic 블록도 및 시물레이션 파형 확인방법을 익히기8. 고찰2-out-of-5 코드에 대해 알아보았다. 모든 수에 대해 1은 2개 0은 3개이다. 그리고 10진수가 1증가할..

리포트 | 8페이짿� | 1,200원 | 등록일 2017.01.06

다운로드 장바구니
verilog - modified CLA와 CLA를 이용한 fast adder 구현

▶ 가산기의 기본 개념입력출력AiBiCiSiCi+10***00110110010101011100111111? 전가산기의 진리표? Ai : 더하는 한 이진수(A) 의 i번째 Bit? Bi : 더하는 또 다른 이진수(B) 의 i번째 Bit? Ci : i-1..

리포트 | 6페이짿� | 1,500원 | 등록일 2013.06.23

다운로드 장바구니
MIPS Processor multi cycle(verilog)

- Verilog HDL 언어의 습득- Xilinx ISE Webpack Tool(혹은 Altera Quartus Tool)의 사용법 습득- FPGA 환경에서의 디지털 로직 설계 개념 이해 ... Altera Quartus)을 이용하여 Verilog HDL 언어로 sMIPS를 완성한다. 그리고 기능 레벨 시뮬레이션(Behavioral Simulation)을 수행하여 원 ... Quartus)에서 제공하는 Test Bench Waveform이나 Verilog Test Fixture를 사용하여 수행하도록 하며, 합성과 배치 및 배선은 Xilinx ISE

리포트 | 23페이짿� | 1,500원 | 등록일 2009.07.31

다운로드 장바구니
led로 문의 동작을 표현하는 엘레베이터 구현(verilog HDL,FPGA board)

1. Elevator 소개Elevator 특징-5층 엘리베이터 시스템-상태는 reg [1:0] status로 "11" 문이 열리고 닫히는 상태 "10" 상승상태 "01"하강상태 "00"정지상태로 나누고 각각 상태일 때 외부 입력이나 내부 입력이 들어올 때 다음 상태를..

리포트 | 34페이짿� | 3,000원 | 등록일 2013.12.28 | 수정일 2013.12.30

다운로드 장바구니
Verilog HDL을 이용한 디지털 시계

타이머 기능, 스톱워치 기능, 알람기능 클럭 분주 회로 구성을 위한 기본 지식 7-Segment 출력부 구성을 위한 기본 지식 알람 기능을 위한 클럭 분주 회로 구성 기본 지식 입력 버튼 제어부 구성 부가기능(Dot-matrix 기능 및 LED 제어) Dot-matr..

리포트 | 7페이짿� | 8,000원 | 등록일 2009.07.20 | 수정일 2022.12.13

다운로드 장바구니

이전10개 5 6 7 8 91011 12 13 14 다음10개

연관겿�색어

"verilog" 검색결과 181-200 / 1,587건

파워링크