"verilog"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직��입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제��
- 본��
- 태그
페이짿� 수
- 전체페이짿�
- 1 페이짿� ~ 5 페이짿�
- 6 페이짿� ~ 10 페이짿�
- 직��입력 페이짿� ~ 페이짿� 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포��트
- 압축파일
- 기타
할인자료 보기

연관겿�색어

verilog verilog 시계 verilog 게임 FPGA 동기식 BCD 카운터 verilog 자판기

판매자 표��는 다운로드시 포함되지 않습니다.

"verilog" 검색결과 81-100 / 1,555건

디��털논리회로씄험(Verilog HDL) - Adders

aⅡ project for the adder circuit. Write a Verilog module for the full adder subcircuit and write a ... top-level Verilog module that instantiates four instances of this full adder.2. Use switchesSW _{7-4 ... designed in a very similar way as the binary-to-decimal converter from part Ⅱ. Write your Verilog code

리포트 | 12페이짿� | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
디지털 논리회로 VERILOG 과제 (sequence detector)

010과 1011을 동시에 감지하는 sequence detector를 코딩하였다. 010을 감지하면 z1=1, 1011을 감지하면 z2=1이다. Overlapping과 Nonoverlapping을 설계하였는데, Overlapping은 결과값이 출력되어도 결과값에 사용된..

리포트 | 7페이짿� | 4,000원 | 등록일 2019.06.26

다운로드 장바구니
8진수 가산회로 설계(verilog)

리포트 | 3,000원 | 등록일 2016.05.07

다운로드 장바구니
FPGA 실습 보고서 (Digital Systems Design Using Verilog)

ry in)의 입력을 받아 a,b,c_in을 더해 sum,c_out(carryout)의 출력을 내보내는 것이므로 입출력을 먼저 다음과 같이 지정한다.고찰Verilog를 사용 ... 한 디지털 논리회로의 작성은 c언어와 유사한 형식으로 작성된다. c언어에서는 변수 선언을 통해 함수의 입력 값을 결정한다면 verilog에서는 input ,output 값을 먼저 ... 선언함으로써 대체한다. Verilog의 편리한 점은 회로를 시각적으로 확인할 수 있고 testbench를 통하여 실제 입력값들을 디지털회로에 입력시켜보고 출력값을 확인할 수 있다는 점이다.

리포트 | 15페이짿� | 2,000원 | 등록일 2020.03.12 | 수정일 2020.03.14

다운로드 장바구니
[예비레포트] Verilog 언어를 이용한 Sequential Logic 설계

기초 전자 회로 및 실험실험 제�� : Verilog 언어를 이용한 Sequential Logic 설계실험 목표1.Hardware Description Language(HDL

리포트 | 4페이짿� | 1,000원 | 등록일 2019.04.06

다운로드 장바구니
verilog FSM

결과 레포트1. 실험목적신호등의 상태를 나타내는 Traffic light controller+ left 설계를 통해서 순차회로를 실생활에서 이용할 수 있고 Traffic light controller 설계를 통해서 한 단계 더 높은 회로를 구현 할 수 있다.2. 기초이..

리포트 | 23페이짿� | 1,500원 | 등록일 2010.12.21

다운로드 장바구니
Verilog를 사용한 설계과제(4bit CLA 모듈, State table)

이므로 F/F에 들어갈 clk를 #5 clk =~clk; 명령어를 통해 5ns마다 반전시켰다. 이렇게 주어진 Mealy machine을 Verilog언어로 설계하였다.HW 3설계

리포트 | 14페이짿� | 1,000원 | 등록일 2020.04.03

다운로드 장바구니
Lab#03 Verilog HDL

Post-Lab ReportLab#03 Verilog HDL담당 교수강 상 혁담당 조교실 험 일2015. 10. 05실 험 조10조학 번이 름Contents1 ... this labVerilog HDL 문법에 대해 익히고, 이를 이용하여 논리게이트를 설계한다.나. Essential Backgrounds1) Verilog HDL ... 과 무관한 설계(4) 낮은설계비용 및 효율적인 설계 관리나) Verilog HDL 어휘 규칙(1) Identifier대소문자를 구별하며, 각 객체에 이름을 지정하는 것이다. 문자

리포트 | 20페이짿� | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
Verilog PingPong Game

Verilog Ping Pong Game소개글Verilog를 이용하여 Ping Pong 게임을 구현하였다.두명의 사용자에 의해 조정되는 조정바1,조정바2Digital 볼에 의해

리포트 | 21페이짿� | 3,000원 | 등록일 2012.07.27

다운로드 장바구니
[예비레포트] Verilog 언어를 이용한 쉬프트레지스터 설계

실험 제�� : Verilog 언어를 이용한 쉬프트레지스터 설계실험 목표 1.Hardware Description Language(HDL)을 이해 하고 그 사용방법을 익힌다.2

리포트 | 4페이짿� | 1,000원 | 등록일 2019.04.06

다운로드 장바구니
UART verilog 코드 (RX & TX 합본)

UART TX및 RX에 대한 verilog 코드, testbench 코드 및 모듈 설명서입니다. Mealy state machine을 이용해 설계한 UART 모듈에 대한 코드

리포트 | 2,000원 | 등록일 2017.05.31 | 수정일 2024.02.02

다운로드 장바구니
verilog 7주차 Tri State buffer SRAM 보고서

inverter들이다. [그림 3]은 이러한 cross-coupled inverter를 logic circuit으로 표현한 것이다.2. 실습 내용 : Verilog Code 및 주석Tri

리포트 | 14페이짿� | 1,000원 | 등록일 2018.12.27

다운로드 장바구니
verilog 나눗셈기 곱셈기 보고서

, 즉 빼기가 가능할 때 1이되는 신호이다. 이외의 레지스터 이름은 Verilog 코드에 주석으로 달아 놓았다.나눗셈기의 State Graph 이다. S0은 초기 상태이다. St ... 가 정확히 한 클록만 1이기 때문이다. 즉 단 한번만 나눗셈이 실행되고 다시는 실행되지 않는다.Verilog Coding (Main part + Test bench(정상동작)

리포트 | 35페이짿� | 2,000원 | 등록일 2018.12.27

다운로드 장바구니
디��털논리회로씄험(Verilog HDL) - Numbers and Displays

only simple Verilog assign statements in your code and specify each logic function as a Boolean ... expression.2) Write a Verilog file that provides the necessary functionality. Include this file in your ... in the tutorial QuartusⅡ Introduction using Verilog Design, which is available on the DE2-Series

리포트 | 11페이짿� | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
디��털논리회로씄험(Verilog HDL) - Switches, Lights, Multiplexors

: m = y#실험과정1) Create a new Quartus Ⅱ project for your circuit2) Include your Verilog file for the ... Verilog code will use the pins on the Cyclone Ⅱ FPGA that are connected to theSW switches, and the ... output ports of your Verilog code will use the FPGA pins connected to the LEDR and LEDG lights.4

리포트 | 6페이짿� | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
디��털논리회로씄험(Verilog HDL) - Characters and Displays

0. You are to write a Verilog module that implements logic functions that represent circuits needed ... to activate each of the seven segments. Use only simple Verilog assiign statements in your code to s ... your circuit.2. Create a Verilog module for the 7-segment decoder. Connect the c2c1c0 inputs to

리포트 | 8페이짿� | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
FPGA 프로젝트 보고서 (MPU설계) (Digital Systems Design Using Verilog)

FPGA PROject 보고서microprocessor 소개본 microprocessor는 opcode 명령어를 읽어드리고, 해독하여 작업을 수행하는 fetch decode execute 동작을 구현하였으며, 정해진 명령에 따라 레지스터 연산, 산술 연산, 논리 연산등..

리포트 | 37페이짿� | 2,000원 | 등록일 2020.03.12 | 수정일 2020.03.14

다운로드 장바구니
verilog이용한 자판기설계 코드

verilog를 이용하여 구조적 vending machine 설계입력부 중간부 출력부로 구성되어 있으며 각 구조마다 test bench로 module별 test하나의 완전한 구조로 제작.

리포트 | 2,000원 | 등록일 2015.11.26 | 수정일 2015.12.04

다운로드 장바구니
verilog 6주차 seq counter FSM 보고서

로부터 영향을 받는다.2. 실습 내용 : Verilog Code 및 주석Gated D Latch`timescale 1ns / 1psmodule gated_D_latch(input D

리포트 | 25페이짿� | 1,000원 | 등록일 2018.12.27

다운로드 장바구니
FIFO_using_Verilog

Types of Memory현대의 computer는 data와 program을 저장하기 위해 다양한 type의 memory (semi-conductor, magnetic disks and tapes, DVDs etc.)를 갖추고 있다. 각각의 type들은 고유의 특성과..

리포트 | 15페이짿� | 1,000원 | 등록일 2011.06.18

다운로드 장바구니

이전10개 1 2 3 456 7 8 9 10 다음10개

연관겿�색어

"verilog" 검색결과 81-100 / 1,555건

파워링크