"verilog"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직��입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제��
- 본��
- 태그
페이짿� 수
- 전체페이짿�
- 1 페이짿� ~ 5 페이짿�
- 6 페이짿� ~ 10 페이짿�
- 직��입력 페이짿� ~ 페이짿� 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포��트
- 압축파일
- 기타
할인자료 보기

연관겿�색어

verilog verilog 시계 verilog 게임 FPGA 동기식 BCD 카운터 verilog 자판기

판매자 표��는 다운로드시 포함되지 않습니다.

"verilog" 검색결과 141-160 / 1,587건

Verilog HDL 문법 자료 (A+받은 자료 입니다)

Verilog HDLHDL : Hardware Description Language VHDL: VHSIC HDL VHSIC: Very High Speed IC IC ... : intergrated Circuit Verilog HDL는 HiLo와 C언어의 특징을 기반으로 개발되었다. HDL은 상위 시스템 레벨부터 하위 게이트 레벨까지 하드웨어를 기술해주는 언어이 ... 다.Verilog HDL의 장점과 문제점 1)C언어와 비슷하므로 c언어 알면 쉽게 배울 수 있다. 2)Simulation 능력이 우수 3)언어 체계 단순해 시뮬레이터가 고속이며 합성

리포트 | 34페이짿� | 3,000원 | 등록일 2015.06.22 | 수정일 2015.06.23

다운로드 장바구니
디��털논리회로씄험(Verilog HDL) - 데이터 오류 정정 및 검출, 블랙잭, 계산기

.데이터 오류 검출 및 정정◦ Parity Bit데이터에 패리티 비트를 붙여서 1의 전체 개수가 짝수 혹은 홀수가 되도록 한다.-> 짝수 패리티 사용◦ 1bit 오류 검출 및 정정 시연Key0를 누르면 시작Key1을 누르면 sw중 랜덤으로 1비트 에러가 발생Key2을 ..

리포트 | 39페이짿� | 3,000원 | 등록일 2019.08.29

다운로드 장바구니
[디지털 설계 언어] [쿼터스 / Verilog 언어] binary multiplier

1. binary multiplier ❍ 코드 ➪ 위의 코드는 지금 5-bit binary multiplier로 사용되는 코드이지만, 사용자가 원한다면 코드에서 parameter 선언 되어있는 dp_width의 값(bit수)을 변경해준다면 n-bit 곱셈기처럼 사용할 ..

리포트 | 2페이짿� | 1,000원 | 등록일 2014.08.11 | 수정일 2016.06.13

다운로드 장바구니
Basys Board / Verilog HDL을 이용한 Doorlock(도어락)

리포트 | 1,500원 | 등록일 2014.05.19

다운로드 장바구니
Verilog를 이용한 IDCT 설계

1. PurposeHardware description languages (HDLs) such as Verilog HDL are basic tools for describing ... DCT and IDCT.2) Describe an IDCT hardware architecture using Verilog.3) Verify the operation of the

리포트 | 6페이짿� | 6,000원 | 등록일 2009.12.24

다운로드 장바구니
디��털시스템) Verilog를 이용한 Single cycle 구현

module top (clk,res,x);input clk,res,x;wire [31:0]instruction,Read_data1,Read_data2,ALU_result,ReadData;wire [31:0]Branch_result,Jump_address,add_out,..

리포트 | 2,000원 | 등록일 2013.06.09

다운로드 장바구니
A+ 디지털 시스템 실험 FPGA 및 Verilog의 이해, Verilog를 통한 FPGA 프로그래밍 방법 이해 <디지털 시스템 실험 2주차 결과보고서>

및 Verilog의 이해, Verilog를 통한 FPGA 프로그래밍 방법 이해실험목표① FPGA와 Verilog가 무엇인지 이해한다.② Verilog로 설계한 회로의 동작

리포트 | 3페이짿� | 1,500원 | 등록일 2017.01.01 | 수정일 2017.01.04

다운로드 장바구니
UART-직렬 통신 _Verilog

1. 송신부 Code`timescale 1 ns / 1 psmodule Uart_trans (TxD, Txrdy, wr, din, clk1);input wr,clk1;reg Tsign, TxD, TxClk, Txrdy, inc;output TxD,Txrdy;input[..

리포트 | 8페이짿� | 1,500원 | 등록일 2011.05.23

다운로드 장바구니
verilog - 생성문을 이용한 ALU 구현

▶ 기본 지식? 1비트 ALU (모듈명 : ALU1bit) 를 먼저 코딩한 후 그 1비트 ALU를 하위모듈로 불러와 generate 문을 이용하여 16비트의 ALU (모듈명 : ALU16bit_generate) 로 코딩? 1비트 ALU 의 회로도? 16비트 ALU 의 ..

리포트 | 4페이짿� | 1,500원 | 등록일 2013.06.23

다운로드 장바구니
verilog 4bit alu

101xG=A?BXOR111xG=NOT(1의보수)○설계 회로와 구현한 프로그램 소스(verilog HDL or VHDL codes)module arth(A,B,S0,S1,X,Y

리포트 | 5페이짿� | 1,000원 | 등록일 2009.12.23

다운로드 장바구니
인하대학껓 디지털시스템설계 (verilog) Mealy machine, 1001 Detector 설계

1. 과제��적1. 주어진 state 다이어그램에 대한 밀리/무어 모듈 작성법 익히기.2. 주어진 조건에 따라 state 다이어그램 작성하기.3. 밀리머신과 무어머신의 차이점을 익히기16. 고찰Problem 1은 매우 간단한 내용이었다. 분석해보니 input값이 1이 되..

리포트 | 13페이짿� | 2,400원 | 등록일 2017.01.06

다운로드 장바구니
Xilinx verilog 디지털 시계

- verilog 에서 integer는 register형 이며,reg를 integer로 써도 된다.reg는 크기를 갖는 부호 없는 정수(실제 설계에 사용)integer는 부호있는 32 비트

리포트 | 39페이짿� | 5,000원 | 등록일 2009.12.23

다운로드 장바구니
[verilog]8비트 가감산기 설계

5. 회로를 요구사항에 맞춰서 설계하기①모드 설정을 위해서 위와 같은 방법을 사용하여 설계하였습니다.②OverFlow는 MSB가 다른 경우에는 발생하지 않으며 MSB가 다른 경우 중 캐리 아웃과 그 전 캐리 값이 다른 경우에 발생하게 됩니다.따라서 assign over..

리포트 | 5페이짿� | 3,000원 | 등록일 2012.04.30 | 수정일 2021.05.07

다운로드 장바구니
32비트 ALU Verilog설계

ALU결과 보고서1.실습목표CPU에서 산술 연산 논리장치인 ALU(Arithmetic Logic Unit)을 설계하고 검증한다.2.이론ALU(산술 논리장치)는 두 숫자의 산술연산(덧셈 뺄셈 등등)과 논리연산 (AND OR XOR)등을 계산하는 디지털 회로이다.opcod..

리포트 | 34페이짿� | 1,500원 | 등록일 2010.12.21

다운로드 장바구니
verilog HDL을 사용한 신호등 for 교통체증 설계~!

요약Button A - rstB - stop의 입력이 1인 경우 임의의 값을 7-Segment로 출력C - mode[0]의 입력이 1인 경우 key_data6의 출력 값 크기에 따라 주파수 변경D - mode[1]의 입력이 1인 경우 key_data4의 출력 값 크기에..

리포트 | 3,000원 | 등록일 2015.01.01

다운로드 장바구니
인하대학껓 디지털시스템설계 (verilog) 8 to 1 MUX 설계

1. 과제��적1. dataflow modeling의 3가지 방법으로 MUX를 설계해보고 장단점 분석하기2. 다수비트의 입출력 시스템에 대한 설계를 익히기3. Logic 블록도 및 시물레이션 파형 확인방법을 익히기6. 시뮬레이션 파형input에 대한 output의 경우의..

리포트 | 12페이짿� | 2,400원 | 등록일 2017.01.06 | 수정일 2018.03.24

다운로드 장바구니
[verilog] multiplexr 2to1 4 to1

하여 설명한다.2. 원리 (배경지식)Instance모듈은 실제 객체를 만들 수 있는 템플릿을 제공한다. 모듈이 불러졌을 때, Verilog는 템플릿으로부터 고유한 객체를 생성

리포트 | 11페이짿� | 1,500원 | 등록일 2014.01.24

다운로드 장바구니
Verilog HDL을 이용한 PIG Game 설계

Verilog HDL을 이용한PIG Game 설계학 과:학 번:이름:Professor:Abstract1. PIG Game 소개PIG Game 특징PIG Game은 한 개의 주사위 ... 였다. 이에 대한 Verilog 코드는 아래와 같다.// clock divider1if(RESET==1)Clk_div = 20'd0;elseClk_div = Clk_div+20'd1

리포트 | 21페이짿� | 3,000원 | 등록일 2011.12.24

다운로드 장바구니
counter shifter verilog

1.실습목표:Count register는 clock이 가해짐에 따라 증가하거나 감소하는 register이고 shift register는 clock이 가해짐에 따라서 binary bit pattern을 shift하는 register이다. Count register와 Sh..

리포트 | 19페이짿� | 1,500원 | 등록일 2010.12.21

다운로드 장바구니
[디지털회로실험] [쿼터스 / 베릴로그 언어(Verilog HDL) / DE2] (실험12) Verilog HDL을 이용한 기본회로 설계

《 실험12 결과 보고서 》조제출일학과/학년학번이름실험 1) 7-세그먼트 디코더의 설계(1) Verilog HDL 코딩(2) 시뮬레이션실험 2) DE2 보드로의 다운로드 및 동작

리포트 | 4페이짿� | 1,000원 | 등록일 2014.10.21 | 수정일 2016.06.13

다운로드 장바구니

이전10개 3 4 5 6 789 10 11 12 다음10개

연관겿�색어

"verilog" 검색결과 141-160 / 1,587건

파워링크